模擬集成電路設(shè)計前景精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的模擬集成電路設(shè)計前景主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：模擬集成電路設(shè)計前景范文

關(guān)鍵詞：帶隙基準；PSRR；溫度系數(shù)；反饋

中圖分類號：TN710 文獻標識碼：B 文章編號：1004-373X(2008)02-061-04

Design of a High Precision CMOS Bandgap Voltage Reference Circuit with Current Feedback

LI Jingwen,LIU Jun,JIANG Guoping

(Dalian University of Technology,Dalian,116023,China)オ

Abstract：This paper describes the design of a high precision bandgap reference,implemented in 0.5 μm n-well CMOS technology.The circuit generates a reference voltage of 1.245 V and has a temperature coefficient of 12.5 ppm/℃ between 0 and 70 ℃.It can operate with supply voltages between 2.8 V and 8 V.It has a PSRR of 107 dB under low frequency.This circuit works in a current feedback mode,and it generates its own reference current,resulting in a stable operation.The architecture designed in this circuit can efficiently reduce the offset voltage of operation amplifier.

Keywords：bandgap reference;PSRR;temperature coefficient;feedbackオ

1 引 言

無論在數(shù)字電路或模擬電路中，基準電壓源對電路整體性能的影響都是十分重要的?；鶞试吹脑O(shè)計應(yīng)該使其不受電源電壓和溫度影響，產(chǎn)生一個恒定的電壓值。例如，在許多模擬電路中都需要一個精確的偏置電壓；在ADC中需要一個精確的基準源量化輸入，而在DAC中，輸出精度主要由電壓基準源控制。

通過對傳統(tǒng)的帶隙基準電壓源的優(yōu)化改進，設(shè)計一種電流反饋型帶隙基準源，具有低溫度系數(shù)(TC)，較高電源抑制比(PSRR)，并能有效減小運放失調(diào)電壓對電路性能的影響。以下將介紹帶隙基準電路的基本原理和電路的各個模塊，最后給出整體電路的仿真結(jié)果。

2 基準電路的原理

基準電壓的產(chǎn)生是由具有負溫度系數(shù)的電壓加上1個正溫度系數(shù)的電壓，調(diào)整2者的比例系數(shù)，得到一個具有零溫度系數(shù)的基準電壓。室溫下，二極管PN結(jié)產(chǎn)生的電壓VBE具有-2.2 mV/℃的溫度系數(shù)［1］，可以利用與絕對溫度成正比(PTAT)的電壓Vt=kT/q，乘上比例系數(shù)K，與VBE相加得到:

3 高性能帶隙基準源的設(shè)計

帶隙基準源的組成模塊如圖4所示，其中包括：帶隙基準的核心電路(PTAT與VREF模塊)，高性能折疊式共源共柵運算放大器(Opamp)，電流補償電路(current compensation)和啟動電路(start up)。整體電路如圖5所示。

3.2 運算放大器的設(shè)計

運算放大器的作用是通過電流負反饋結(jié)構(gòu)使與2個輸入端連接的節(jié)點的電壓強制相等，并且與電源電壓無關(guān)。運算放大器的輸出對電流源進行適當?shù)钠茫?］，使其流過的電流與輸入電壓無關(guān)，從而使R1上的電流為PTAT電流。

運放的增益越高，與運放的輸入端連接的2個節(jié)點的電壓就會越精確相等。運放的共模輸入范圍由PNP管的基極-發(fā)射極的電壓決定?；鶞试凑９ぷ鲿r，共模電壓等于2VBE，其值約為1.4 V。

為了滿足高增益和共模輸入范圍的要求，選擇了一種PMOS管差分輸入的折疊式共源共柵結(jié)構(gòu)的運放，如圖7所示。該運放采用自偏置共源共柵電流鏡作為負載，具有極高的增益和小信號輸出電阻。其另一個優(yōu)點是PSRR高于標準的兩極運放。運算放大器的設(shè)計還應(yīng)該充分考慮穩(wěn)定性，相位裕度至少要大于45°，一般設(shè)定在60°左右［2,3］。

3.3 電流補償模塊的設(shè)計

電流補償模塊的作用是補償PTAT模塊中的Q1和Q2的基極電流Ib，使流過Q1a和Q2a的電流與Q1，Q2的電流精確相等。電路如圖8所示。И

3.4 啟動模塊的設(shè)計

帶隙基準源電路可以工作在2種狀態(tài)下，即運放的差分輸入端電壓都為0，也是一種穩(wěn)定的工作狀態(tài)。所以需要一種啟動電路來引導運算放大器工作在所希望的工作點上，并為電流源提供適當?shù)钠谩?/p>

啟動模塊如圖9所示。其工作原理簡述如下：芯片開始上電時，VREF的電壓為0，經(jīng)過推挽式放大器后輸出1個高電位足以使連接在其輸出端的NMOS管M37導通。M37的源級接一個二極管連接的NMOS管M38，M38始終處于導通狀態(tài)，從而使共源共柵電流鏡開始工作，這時有電流通過PATA模塊，節(jié)點X和Y的電壓上升，運算放大器開始比較X和Y點的電壓差值，輸出一個反饋信號來控制共源共柵電流鏡的輸出電流，使節(jié)點X和Y的電壓相等。VREF輸出1.245 V，從而使推挽式放大器輸出低電位，M37關(guān)斷，電路啟動結(jié)束，進入正常工作狀態(tài)。

4 仿真結(jié)果

對上述高性能CMOS帶隙基準源采用CSMC 0.5 μm BSIM3V3工藝模型，使用Cadence Spectre仿真器進行電路仿真。在tt-model下，得到電路的工作電壓范圍為2.8~8 V，輸出基準電壓為1.245 V。在0~70 ℃范圍內(nèi)，基準電壓的溫度系數(shù)為12.5 ppm/℃，低頻下電源抑制高達107 dB，仿真結(jié)果如圖10~15所示。當電源電壓高于2.8 V后，電路即可正常工作，如圖10所示。

在溫度為27 ℃的條件下，帶隙基準源基本不受電源電壓變化的影響。電源電壓在3~8 V之間，VREF變化小于0.12 mV。如圖11所示。

基準電壓受溫度的影響很小，在0~70 ℃內(nèi)，溫度系數(shù)為12.5 ppm/℃，如圖12所示。圖13給出了不同工藝條件下基準電壓的溫度特性。

圖15給出了電路啟動的瞬時仿真。在室溫條件下(27 ℃)電源電壓在10 μs的時候上升到5 V，輸出基準電壓VREF啟動時間小于10 μs，穩(wěn)定在1.245 V。

5 結(jié) 語

設(shè)計了一種高精度的電流反饋型帶隙基準電壓源，該基準源已經(jīng)成功用于LED驅(qū)動芯片內(nèi)部。電路正常工作時，能夠建立穩(wěn)定的偏置工作點，不需要其他的電流源提供偏置?；鶞试吹妮敵鲭妷簽?.245 V，工作電壓范圍為2.8~8 V。在0~70 ℃內(nèi)，溫度系數(shù)為12.5 ppm/℃，低頻下電源抑制比(PSRR)高達107 dB，并且能夠有效減小運放失調(diào)電壓的影響。此電路可以廣泛的應(yīng)用于各種模擬集成電路和數(shù)字集成電路內(nèi)部，具有很好的應(yīng)用前景。

參 考 文 獻

［1］Behzad Razavi,Design of Analog CMOS Integrated Circuits ［M］.西安:西安交通大學出版社,2003.

［2］Phillip E Allen,Douglas R Holberg.CMOS模擬集成電路設(shè)計［M］.2版.北京:電子工業(yè)出版社,2005.