模擬集成電路的設(shè)計精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的模擬集成電路的設(shè)計主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：模擬集成電路的設(shè)計范文

2001年我國新增“集成電路設(shè)計與集成系統(tǒng)”本科專業(yè)，2003年至2009年，我國在清華大學(xué)、北京大學(xué)、復(fù)旦大學(xué)等高校分三批設(shè)立了20個大學(xué)集成電路人才培養(yǎng)基地，加上原有的“微電子科學(xué)與工程”專業(yè)，目前，國內(nèi)已有近百所高校開設(shè)了微電子相關(guān)專業(yè)和實訓(xùn)基地，由此可見，國家對集成電路行業(yè)人才培養(yǎng)的高度重視。在新形勢下，集成電路相關(guān)專業(yè)的“重理論輕實踐”、“重教授輕自學(xué)輕互動”的傳統(tǒng)人才培養(yǎng)模式已不再適用。因此，探索新的人才培養(yǎng)方式，改革集成電路設(shè)計類課程體系顯得尤為重要。傳統(tǒng)人才培養(yǎng)模式的“重理論、輕實踐”方面，可從課程教學(xué)學(xué)時安排上略見一斑。例如：某高?！?a href="http://m.coffee125.com/haowen/178118.html" target="_blank">模擬集成電路設(shè)計”課程，總學(xué)時為80，其中理論為64學(xué)時，實驗為16學(xué)時，理論與實驗學(xué)時比高達4∶1。由于受學(xué)時限制，實驗內(nèi)容很難全面覆蓋模擬集成電路的典型結(jié)構(gòu)，且實驗所涉及的電路結(jié)構(gòu)、器件尺寸和參數(shù)只能由授課教師直接給出，學(xué)生在有限的實驗學(xué)時內(nèi)僅完成電路的仿真驗證工作。由于缺失了根據(jù)所學(xué)理論動手設(shè)計電路結(jié)構(gòu)，計算器件尺寸，以及通過仿真迭代優(yōu)化設(shè)計等環(huán)節(jié)，使得眾多應(yīng)屆畢業(yè)生走出校園后普遍不具備直接參與集成電路設(shè)計的能力?！爸亟淌?、輕自學(xué)、輕互動”的傳統(tǒng)教學(xué)方式也備受詬病。課堂上，授課教師過多地關(guān)注知識的傳授，忽略了發(fā)揮學(xué)生主動學(xué)習(xí)的主觀能動性，導(dǎo)致教師教得很累，學(xué)生學(xué)得無趣。

2集成電路設(shè)計類課程體系改革探索和教學(xué)模式的改進

2014年“數(shù)字集成電路設(shè)計”課程被列入我校卓越課程的建設(shè)項目，以此為契機，卓越課程建設(shè)小組對集成電路設(shè)計類課程進行了探索性的“多維一體”的教學(xué)改革，運用多元化的教學(xué)組織形式，通過合作學(xué)習(xí)、小組討論、項目學(xué)習(xí)、課外實訓(xùn)等方式，營造開放、協(xié)作、自主的學(xué)習(xí)氛圍和批判性的學(xué)習(xí)環(huán)境。

2．1新型集成電路設(shè)計課程體系探索

由于統(tǒng)一的人才培養(yǎng)方案，造成了學(xué)生“學(xué)而不精”局面，培養(yǎng)出來的學(xué)生很難快速適應(yīng)企業(yè)的需求，往往企業(yè)還需追加6～12個月的實訓(xùn)，學(xué)生才能逐漸掌握專業(yè)技能，適應(yīng)工作崗位。因此，本卓越課程建設(shè)小組試圖根據(jù)差異化的人才培養(yǎng)目標，探索新型集成電路設(shè)計類課程體系，重新規(guī)劃課程體系，突出課程的差異化設(shè)置。集成電路設(shè)計類課程的差異化，即根據(jù)不同的人才培養(yǎng)目標，開設(shè)不同的專業(yè)課程。比如，一些班級側(cè)重培養(yǎng)集成電路前端設(shè)計的高端人才，其開設(shè)的集成電路設(shè)計類課程包括數(shù)字集成電路設(shè)計、集成電路系統(tǒng)與芯片設(shè)計、模擬集成電路設(shè)計、射頻電路基礎(chǔ)、硬件描述語言與FPGA設(shè)計、集成電路EDA技術(shù)、集成電路工藝原理等；另外的幾個班級，則側(cè)重于集成電路后端設(shè)計的高端人才培養(yǎng)，其開設(shè)的集成電路設(shè)計類課程包括數(shù)字集成電路設(shè)計、CMOS模擬集成電路設(shè)計、版圖設(shè)計技術(shù)、集成電路工藝原理、集成電路CAD、集成電路封裝與集成電路測試等。在多元化的培養(yǎng)模式中，加入實訓(xùn)環(huán)節(jié)，為期一年，設(shè)置在第七、八學(xué)期。學(xué)生可自由選擇，或留在學(xué)校參與教師團隊的項目進行實訓(xùn)，或進入企業(yè)實習(xí)，以此來提高學(xué)生的專業(yè)技能與綜合素質(zhì)。

2．2理論課課堂教學(xué)方式的改進

傳統(tǒng)的課堂理論教學(xué)方式主要“以教為主”，缺少了“以學(xué)為主”的互動環(huán)節(jié)和自主學(xué)習(xí)環(huán)節(jié)。通過增加以學(xué)生為主導(dǎo)的學(xué)習(xí)環(huán)節(jié)，提高學(xué)生學(xué)習(xí)的興趣和學(xué)習(xí)效果。改進措施如下：

（1）適當降低精講學(xué)時。精講學(xué)時從以往的占課程總學(xué)時的75％～80％，降低為30％～40％，課程的重點和難點由主講教師精講，精講環(huán)節(jié)重在使學(xué)生掌握扎實的理論基礎(chǔ)。

（2）增加課堂互動和自學(xué)學(xué)時。其學(xué)時由原來的占理論學(xué)時不到5％增至40％～50％。

（3）采用多樣化課堂教學(xué)手段，包括團隊合作學(xué)習(xí)、課堂小組討論和自主學(xué)習(xí)等，激發(fā)學(xué)生自主學(xué)習(xí)的興趣。比如，教師結(jié)合當前本專業(yè)國內(nèi)外發(fā)展趨勢、研究熱點和實踐應(yīng)用等，將課程內(nèi)容凝練成幾個專題供學(xué)生進行小組討論，每小組人數(shù)控制在3～4人，課堂討論時間安排不低于課程總學(xué)時的30％［3］。專題內(nèi)容由學(xué)生通過自主學(xué)習(xí)的方式完成，小組成員在查閱大量的文獻資料后，撰寫報告，在課堂上與師生進行交流。課堂理論教學(xué)方式的改進，充分調(diào)動了學(xué)生的學(xué)習(xí)熱情和積極性，使學(xué)生從被動接受變?yōu)橹鲃訉W(xué)習(xí)，既活躍了課堂氣氛，也營造了自主、平等、開放的學(xué)習(xí)氛圍。

2．3課程實驗環(huán)節(jié)的改進

為使學(xué)生盡快掌握集成電路設(shè)計經(jīng)驗，提高動手實踐能力，探索一種內(nèi)容合適、難度適中的集成電路設(shè)計實驗教學(xué)方法勢在必行。本課程建設(shè)小組將從以下幾個方面對課程實驗環(huán)節(jié)進行改進：

（1）適當提高教學(xué)實驗課時占課程總學(xué)時的比例，使理論和實驗學(xué)時的比例不高于2∶1。

（2）增加課外實驗任務(wù)。除實驗學(xué)時內(nèi)必須完成的實驗外，教師可增設(shè)多個備選實驗供學(xué)生選擇。學(xué)生可在開放實驗室完成相關(guān)實驗內(nèi)容，為學(xué)生提供更多的自主思考和探索空間。

（3）提升集成電路設(shè)計實驗室的軟、硬件環(huán)境。本專業(yè)通過申請實驗室改造經(jīng)費，已完成多個相關(guān)實驗室的軟、硬件升級換代。目前，實驗室配套完善的EDA輔助電路設(shè)計軟件，該系列軟件均為業(yè)界認可且使用率較高的軟件。

（4）統(tǒng)籌安排集成電路設(shè)計類課程群的教學(xué)實驗環(huán)節(jié)，力爭使課程群的實驗內(nèi)容覆蓋設(shè)計全流程。由于集成電路設(shè)計類課程多、覆蓋面大，且由不同教師進行授課，因此課程實驗分散，難以統(tǒng)一。本課程建設(shè)小組為了提高學(xué)生的動手能力和就業(yè)競爭力，全面規(guī)劃、統(tǒng)籌安排課程群內(nèi)的所有實驗，使學(xué)生對集成電路設(shè)計的全流程都有所了解。

3工程案例教學(xué)法的應(yīng)用

為提升學(xué)生的工程實踐經(jīng)驗，我們將工程案例教學(xué)法貫穿于整個課程群的理論、實驗和作業(yè)環(huán)節(jié)。下面以模擬集成電路中的典型模塊多級放大器的設(shè)計為例，對該教學(xué)方法在課程中的應(yīng)用進行詳細介紹。

3．1精講環(huán)節(jié)

運算放大器是模擬系統(tǒng)和混合信號系統(tǒng)中一個完整而又重要的部分，從直流偏置的產(chǎn)生到高速放大或濾波，都離不開不同復(fù)雜程度的運算放大器。因此，掌握運算放大器知識是學(xué)生畢業(yè)后從事模擬集成電路設(shè)計的基礎(chǔ)。雖然多級運算放大器的電路規(guī)模不是很大，但是在設(shè)計過程中，需根據(jù)性能指標，謹慎挑選運放結(jié)構(gòu)，合理設(shè)計器件尺寸。運算放大器的性能指標指導(dǎo)著設(shè)計的各個環(huán)節(jié)和幾個比較重要的設(shè)計參數(shù)，如開環(huán)增益、小信號帶寬、最大功率、輸出電壓（流）擺幅、相位裕度、共模抑制比、電源抑制比、轉(zhuǎn)換速率等。由于運算放大器的設(shè)計指標多，設(shè)計過程相對復(fù)雜，因此其工作原理、電路結(jié)構(gòu)和器件尺寸的計算方法等，這部分內(nèi)容需要由主講教師精講，其教學(xué)內(nèi)容可以放在“模擬集成電路設(shè)計”課程的理論學(xué)時里。

3．2作業(yè)環(huán)節(jié)

課后作業(yè)不僅僅是課堂教學(xué)的鞏固，還應(yīng)是課程實驗的準備環(huán)節(jié)。為了彌補缺失的學(xué)生自主設(shè)計環(huán)節(jié)，我們將電路結(jié)構(gòu)的設(shè)計和器件尺寸、相關(guān)參數(shù)的手工計算過程放在作業(yè)環(huán)節(jié)中完成。這樣做既不占用寶貴的實驗學(xué)時，又提高了學(xué)生的分析問題和解決問題的能力。比如兩級運算放大器的設(shè)計和仿真實驗，運放的設(shè)計指標為：直流增益＞80dB；單位增益帶寬＞50MHz；負載電容為2pF；相位裕度＞60°；共模電平為0．9V（VDD＝1．8V）；差分輸出擺幅＞±0．9V；差分壓擺率＞100V／μs。在上機實驗之前，主講教師先將該運放的設(shè)計指標布置在作業(yè)中，學(xué)生根據(jù)教師指定的設(shè)計參數(shù)完成兩級運放結(jié)構(gòu)選型及器件尺寸、參數(shù)的手工計算工作，仿真驗證和電路優(yōu)化工作在實驗學(xué)時或課外實訓(xùn)環(huán)節(jié)中完成。

3．3實驗環(huán)節(jié)

在課程實驗中，學(xué)生使用EDA軟件平臺將作業(yè)中設(shè)計好的電路輸入并搭建相關(guān)仿真環(huán)境，進行仿真驗證工作。學(xué)生根據(jù)仿真結(jié)果不斷優(yōu)化電路結(jié)構(gòu)和器件尺寸，直至所設(shè)計的運算放大器滿足所有預(yù)設(shè)指標。其教學(xué)內(nèi)容可放在“模擬集成電路設(shè)計”或“集成電路EDA技術(shù)”課程里［4］。

3．4版圖設(shè)計環(huán)節(jié)

版圖是電路系統(tǒng)和集成電路工藝之間的橋梁，是集成電路設(shè)計不可或缺的重要環(huán)節(jié)。通過集成電路的版圖設(shè)計，可將立體的電路系統(tǒng)變?yōu)橐粋€二維的平面圖形，再經(jīng)過工藝加工還原為基于硅材料的立體結(jié)構(gòu)。兩級運算放大器屬于模擬集成電路，其版圖設(shè)計不僅要滿足工藝廠商提供的設(shè)計規(guī)則，還應(yīng)考慮到模擬集成電路版圖設(shè)計的準則，如匹配性、抗干擾性以及冗余設(shè)計等。其教學(xué)內(nèi)容可放在課程群中“版圖設(shè)計技術(shù)”的實驗環(huán)節(jié)完成。通過理論環(huán)節(jié)、作業(yè)環(huán)節(jié)以及實驗的迭代仿真和版圖設(shè)計環(huán)節(jié)，使學(xué)生掌握模擬集成電路的前端設(shè)計到后端設(shè)計流程，以及相關(guān)EDA軟件的使用，具備了直接參與模擬集成電路設(shè)計的能力。

4結(jié)語

第2篇：模擬集成電路的設(shè)計范文

摘要：基于學(xué)習(xí)產(chǎn)出的教育（OBE）模式是近年來國際工程教育改革的最新成果。近年來由我國教育部發(fā)起的卓越工程師教育培養(yǎng)計劃、工程教育專業(yè)認證和新一輪的高等院校審核評估，都是基于OBE的工程教育模式。本文以《模擬集成電路設(shè)計》課程為例，提出并詳細討論了一種基于OBE培養(yǎng)模式的課程評價方法。在確定課程對專業(yè)培養(yǎng)標準的支撐矩陣后，給出了課程目標達成度的具體計算方法和對應(yīng)的詳細的教學(xué)設(shè)計。

關(guān)鍵詞：基于學(xué)習(xí)產(chǎn)出的教育（OBE）；工程專業(yè)認證；課程目標達成度；培養(yǎng)標準

中圖分類號：G642.3 文獻標志碼：A 文章編號：1674-9324（2017）21-0108-02

近年來，我國高等院校的工程教育蓬勃發(fā)展。國家教育部2006年牽頭正式啟動全國工程教育專業(yè)認證試點工作，2010年，決定在高校中展開實施“卓越工程師教育培養(yǎng)計劃”（以下簡稱“卓工計劃”）試點工作，并把通過國家工程教育認證作為卓工計劃試點項目結(jié)題的必要條件。2013年，我國正式被《華盛頓協(xié)議》認可為預(yù)備會員，2016年，成為正式會員。

事實上，工程認證的內(nèi)涵是“基于學(xué)習(xí)產(chǎn)出的教育”（OBE，Outcomes-Based Education）。目前，包括成都信息工程大學(xué)（以下簡稱“我校”）在內(nèi)的首批61所試點高校的卓工計劃試點已近收尾階段。因此，在OBE的實現(xiàn)主線，即定義預(yù)期學(xué)習(xí)產(chǎn)出―實現(xiàn)預(yù)期學(xué)習(xí)產(chǎn)出―評估學(xué)習(xí)產(chǎn)出中，“評估學(xué)習(xí)產(chǎn)出”是目前工作的重中之重。微電子科學(xué)與工程專業(yè)是我校卓工計劃試點專業(yè)，在該專業(yè)的培養(yǎng)方案中，《模擬集成電路設(shè)計》課程為核心必修課，在培養(yǎng)學(xué)生模擬集成電路設(shè)計理論知識和工程能力方面具有舉足輕重的作用。本文以《模擬集成電路設(shè)計》課程為例，著重探討如何實現(xiàn)課程達成度評價。本文研究對進一步深化包括卓工計劃在內(nèi)的工科專業(yè)的工程教育改革具有重要意義。

一、課程對培養(yǎng)標準的支撐矩陣

在專業(yè)人才培養(yǎng)方案中，每個專業(yè)都具有自己的培養(yǎng)標準，一般包括技術(shù)基礎(chǔ)知識和人文素養(yǎng)、職業(yè)能力和態(tài)度、人際交往能力、團隊工作和交流能力、復(fù)雜工程能力等多個方面。這些培養(yǎng)標準完全是由培養(yǎng)方案中的課程體系所支撐，并由此形成課程對培養(yǎng)標準的支撐矩陣。我校微電子科學(xué)與工程專業(yè)的《模擬集成電路設(shè)計》課程所承擔的培養(yǎng)標準包括如“培養(yǎng)標準1：具有電路設(shè)計與分析、工藝分析、器件性能分析和版圖設(shè)計等的基本能力”在內(nèi)的共計8條，涵蓋了從技術(shù)到溝通（團隊合作）、到復(fù)雜工程能力等多個方面。為了便于評價每一條培養(yǎng)標準的達成情況，需要在課程內(nèi)部所涉及的知識點、評價方式等對培養(yǎng)標準的支撐進行進一步分解。表1列出了《模擬集成電路設(shè)計》這門課所支撐的培養(yǎng)標準1對應(yīng)的部分課程內(nèi)容和考核方式。

由表1可見，評價培養(yǎng)標準1的達成方法采用了成績分析法（考試、作業(yè)）和評分表分析法（討論、演講、課程設(shè)計等）相結(jié)合的方式。這是因為，我們認為，學(xué)生的電路設(shè)計與分析的基本能力不僅可以通過量化評分的方式進行考核，同時，在課程設(shè)計、討論、演講等具有一定主觀性的考核方式中也能夠較好體現(xiàn)。

二、課程目標達成度的評價方法

為了計算某條培養(yǎng)標準在該門課程的達成度，首先需要對該培養(yǎng)標準的達成度的計算方法進行定義。在《模擬集成電路設(shè)計》課程中，我們采用如下定義方法：

培養(yǎng)標準i的評價值= （1）

其中，樣本班級為了保證具有統(tǒng)計意義，應(yīng)該抽取好中差比例較為均衡的學(xué)生樣本。為了保證樣本抽取的客觀性，我們抽取一個自然班。

依然以課程所支撐的培養(yǎng)標準1為例，2015-2016（2）學(xué)期能夠支撐該標準的分值以及權(quán)重如表2所示：

分別對4個考核環(huán)節(jié)的該班級的所有學(xué)生計算平均分，并代入公式（1）計算，可獲得培養(yǎng)標準1的評價值。

值得注意的是，表2中所列的各個考核環(huán)節(jié)的分值并不一定是該課程中該考核環(huán)節(jié)的總分，而應(yīng)該是能夠支撐該培養(yǎng)標準的該考核環(huán)節(jié)的分值。同時，各個考核環(huán)節(jié)的分值和權(quán)重應(yīng)該總體穩(wěn)定且動態(tài)優(yōu)化的過程。為了保證達成度評價盡可能客觀和合理，相鄰兩個學(xué)年的考核環(huán)節(jié)權(quán)重不應(yīng)有過于劇烈的變化。

三、教學(xué)設(shè)計

為了更方便對課程所支撐的培養(yǎng)標準評價值進行計算，在行課前，需要精心設(shè)計教學(xué)大綱和教學(xué)活動。

1.根據(jù)所建立的培養(yǎng)標準與課程考核環(huán)節(jié)的支撐矩陣，合理進行教學(xué)活動。支撐矩陣應(yīng)該包括課程所支撐的所有培養(yǎng)標準，以及每個培養(yǎng)標準所對應(yīng)的考核方法及考核內(nèi)容。在支撐關(guān)系中，難免會出現(xiàn)一個考核環(huán)節(jié)同時支撐多個培養(yǎng)標準的情況。例如，“（3）討論”環(huán)節(jié)能夠同時支撐培養(yǎng)標準1、3、4，其中1為相關(guān)的知識要求，3為團隊合作要求，4為溝通能力要求。在具體實施過程中，需要考慮是選擇利用該評價環(huán)節(jié)總的評價值同時對3個培養(yǎng)標準進行評價，還是進一步對該考核環(huán)節(jié)進一步分解。在我?！赌M集成電路設(shè)計》課程中，我們將“（2）討論”環(huán)節(jié)分解為準備、匯報討論2個步驟。其中“時浮敝稈生為了討論所做的筆記，反映學(xué)生的知識能力。而“匯報討論”指學(xué)生的臨場發(fā)言，反映學(xué)生的團隊合作和溝通能力。

2.確定每一個知識點對所對應(yīng)培養(yǎng)標準的支撐權(quán)重，并由此指導(dǎo)教學(xué)過程中各知識點的學(xué)時分配。這樣，在教學(xué)過程中更具有針對性，更能夠把握重點。以表1中“單級放大器”課程內(nèi)容為例，表3給出了一種詳細的支撐權(quán)重、學(xué)時分配和教學(xué)設(shè)計。

3.合理設(shè)計每個知識點的考核方式。面向課程達成度的教學(xué)評價本身就是工程專業(yè)認證的重要一環(huán)，宗旨是通過科學(xué)、合理的課程達成度評價方式反映學(xué)生畢業(yè)要求能否達成，進一步反饋教學(xué)中的問題，指導(dǎo)教學(xué)內(nèi)容、教學(xué)方法的持續(xù)改進，最終達到實現(xiàn)提高學(xué)生工程能力的最終目的。因此，課程中富有可實踐性的知識點應(yīng)以討論、演講、作業(yè)、課程設(shè)計等考核方式為牽引，采用綜合運用探究式、啟發(fā)式和互動式的教學(xué)方法等進行授課。

四、結(jié)束語

在工程教育背景下，以O(shè)BE培養(yǎng)模式作為目標導(dǎo)向，能夠有效提高工程教育質(zhì)量。培養(yǎng)體系中課程達成度的評價結(jié)果，作為質(zhì)量反饋環(huán)節(jié)的重要數(shù)據(jù)，對教學(xué)設(shè)計、教學(xué)管理和持續(xù)改進都具有重要的指導(dǎo)意義。本文提出的課程達成度評價設(shè)計具有一定的普適性，對工科專業(yè)的課程達成度計算都具有重要參考意義。

參考文獻：

[1]孫娜.中國高等工程教育專業(yè)認證發(fā)展現(xiàn)狀分析及其展望[J].創(chuàng)新與創(chuàng)業(yè)教育，2016，17（1）：29-34.

[2]林健.“卓越工程師教育培養(yǎng)計劃”通用標準研制[J].高等工程教育研究，2010，（4）：21-29.

第3篇：模擬集成電路的設(shè)計范文

6月6日，圣邦微電子（北京）股份有限公司（股票簡稱：圣邦股份，股票代碼：300661）在深圳交易所掛牌上市，募集資金總額達4.47億元。發(fā)行價格為29.82元/股，上市當日即上漲44.00%，收盤價42.94元/股。

近年來，掌握世界先進技術(shù)的本土模擬集成電路企業(yè)的崛起使中國高性能模擬集成電路水平與世界領(lǐng)先水平的差距逐步縮小，不少國內(nèi)高端模擬芯片空白得以填補，在某些產(chǎn)品領(lǐng)域甚至達到和超越了世界先進水平，展現(xiàn)了良好發(fā)展勢頭。

那么，圣邦股份成功上市，有著怎樣的過人之處？

專注于信號鏈+電源管理

圣邦股份自成立以來一直專注于模擬芯片的研發(fā)與銷售，堅持“以市場為導(dǎo)向、以創(chuàng)新為驅(qū)動”的經(jīng)營理念，經(jīng)過多年發(fā)展，掌握了先進的模擬芯片設(shè)計與開發(fā)技術(shù)，研制出一系列具有高可靠性與一致性的模擬芯片產(chǎn)品，同時與國內(nèi)外知名終端整機廠商、電子元器件經(jīng)銷商、晶圓制造商以及封裝測試廠商建立了高效聯(lián)動機制，并以關(guān)鍵技術(shù)和重點產(chǎn)品為突破口，不斷提升核心競爭力，現(xiàn)已成為國內(nèi)領(lǐng)先的高性能、高品質(zhì)模擬芯片設(shè)計企業(yè)。

其主要產(chǎn)品為高性能模擬芯片，覆蓋信號鏈和電源管理兩大領(lǐng)域，擁有800多款可供銷售產(chǎn)品型號，可廣泛應(yīng)用于通訊、消費類電子、工業(yè)控制、醫(yī)療儀器、汽車電子等眾多領(lǐng)域，涵蓋了包括智能手機、PAD、HDTV、筆記本電腦、可穿戴式設(shè)備、VR、無人機、智能機器人、共享單車、新能源、物聯(lián)網(wǎng)等在內(nèi)的各類新興智能終端產(chǎn)品。公司的核心技術(shù)以及自主研發(fā)的多款產(chǎn)品處于先進水平，如靜態(tài)電流300nA的微功耗運算放大器、工作電流300nA的超低功耗比較器、輸入失調(diào)電壓典型值3μV的高精度運算放大器、六階視頻驅(qū)動器、1：2000大動態(tài)背光LED驅(qū)動器等產(chǎn)品。

同時，圣邦股份一直以“多樣性、齊套性、細分化”為產(chǎn)品發(fā)展戰(zhàn)略目標，自設(shè)立以來，不斷增加新的產(chǎn)品系列，細化產(chǎn)品功能，拓展應(yīng)用領(lǐng)域，以滿足客戶不斷增加的多樣化需求。對每一款產(chǎn)品的質(zhì)量與性能進行嚴格把關(guān)，一方面選擇具有高可靠性、一致性與產(chǎn)品良率的晶圓生產(chǎn)廠和封測廠作為供應(yīng)商；另一方面對每一款新產(chǎn)品進行全套高標準的測試，通過測試后方可投入批量生產(chǎn)，豐富產(chǎn)品線的同時保證了產(chǎn)品的一致性與可靠性。

其中，圣邦股份的信號鏈類模擬芯片產(chǎn)品目前主要為各類放大器芯片（包括運算放大器、音頻放大器和視頻驅(qū)動器等）、模擬開關(guān)及接口電路等，電源管理類模擬芯片則涵蓋LED驅(qū)動電路以及線性穩(wěn)壓器、DC/DC轉(zhuǎn)換器、CPU電源監(jiān)測電路、鋰電池充電管理芯片、過壓保護電路及負載開關(guān)等非驅(qū)動類電源管理產(chǎn)品。

政府支持+競爭優(yōu)勢突出

集成電路產(chǎn)業(yè)是國民經(jīng)濟和社會發(fā)展的戰(zhàn)略性、基礎(chǔ)性和先導(dǎo)性產(chǎn)業(yè)，是培育發(fā)展戰(zhàn)略性新興產(chǎn)業(yè)、推動信息化和工業(yè)化深度融合的核心與基礎(chǔ)，其戰(zhàn)略地位日益凸顯。

國家高度重視推動集成電路產(chǎn)業(yè)發(fā)展，自2000年以來，制定了一系列配套扶持政策。其中尤其值得關(guān)注的是，2011年1月，國務(wù)院《進一步鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策》，相對2000年頒布的《鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策》，該政策被業(yè)界稱為新18號文。新18號文首次提出鼓勵、支持軟件企業(yè)和集成電路企業(yè)加強產(chǎn)業(yè)資源整合，將對集成電路產(chǎn)業(yè)的支持提升到和件產(chǎn)業(yè)同等重要的地位上。

除了政府支持，圣邦股份自身也具備多項優(yōu)勢。

首先是技術(shù)優(yōu)勢，圣邦股份已形成了多項核心技術(shù)，共擁有六十余項集成電路布圖設(shè)計登記證書、二十余項已授權(quán)專利。公司擁有北京市科學(xué)技術(shù)委員會等四部門頒發(fā)的“高新技術(shù)企業(yè)證書”和工信部頒發(fā)的“集成電路設(shè)計企業(yè)認定證書”，曾多次榮獲“北京市科學(xué)技術(shù)獎”。2008年以來，便連續(xù)多年獲得《電子工程專輯》頒發(fā)的“十大中國IC設(shè)計公司品牌”獎。

其次是產(chǎn)品與性能優(yōu)勢，圣邦股份產(chǎn)品普遍具有功耗低、抗干擾能力強、抗靜電能力強、可靠性高、采用小型綠色環(huán)保封裝等優(yōu)點，工作溫度范圍一般達到工業(yè)級（-40℃～ 85℃），部分達到汽車級（-40℃～125℃）。公司多款產(chǎn)品的性能指標與國際知名廠商的產(chǎn)品相同或接近，微功耗運算放大器、高精度運算放大器、超低功耗比較器、高階視頻濾波器等產(chǎn)品系列在個別參數(shù)指標上甚至超過國外同類產(chǎn)品的指標，打破了國外廠商在這些產(chǎn)品領(lǐng)域的壟斷。

第4篇：模擬集成電路的設(shè)計范文

【關(guān)鍵詞】驅(qū)動電壓 轉(zhuǎn)換電路 損耗 驅(qū)動不足

1 引言

功率MOSFET的驅(qū)動電路是影響整個電路系統(tǒng)可靠性和穩(wěn)定性的重要因數(shù)，在半導(dǎo)體技術(shù)高速發(fā)展的今天，MOSFET的規(guī)格越來越多，不同規(guī)格MOSFET的G極動要求也有差異。

1.1 MOSFET的G極驅(qū)動電壓

MOSFET的G極驅(qū)動要求中，有一項技術(shù)參數(shù)Vgs(th)，閾值電壓通常低壓MOSFET的Vgs(th)在4V以內(nèi)，高壓MOSFET的Vgs(th)則通常在3-5V之間，驅(qū)動電路必需滿足Vgs(th)的要求，電路才能可靠穩(wěn)定的工作。

1.2 MOSFET驅(qū)動電壓不足的影響

隨著集成電路的高速發(fā)展，由早期的分立器件演變到模擬集成電路，模擬集成電路的驅(qū)動電壓通?？梢宰龅?0V以上，能滿足MOSFET的驅(qū)動要求的。隨著電路芯片集成度越來越高，各種保護檢測都集成到芯片內(nèi)部，芯片廠商普遍采用MCU單片機的方案來實現(xiàn)，電源電路芯片也都趨向于使用此方案，然而MCU通常的VCC供電電壓為5V以內(nèi)，加上內(nèi)部的導(dǎo)通壓降及驅(qū)動電路的損耗，到Vgs的電壓可能只有4V左右，如果使用簡單的驅(qū)動電路，一些MOSFET就會出現(xiàn)驅(qū)動不足的現(xiàn)象,由于驅(qū)動電壓低，MOSFET沒有飽和導(dǎo)通，處于放大態(tài)，DS電壓高，電流大，此時MOSFET的損耗很大，會過熱損壞，最終導(dǎo)致電路失效。

2 研究內(nèi)容

基于以上分析，需要尋求一種外置式的轉(zhuǎn)換電路，將MCU輸出的驅(qū)動電壓由4-5V提高到滿足MOSFET Vgs要求。

2.1 驅(qū)動電壓提高轉(zhuǎn)換電路

利用我們下面介紹的驅(qū)動電壓提高轉(zhuǎn)換電路（圖1），驅(qū)動電壓由芯片驅(qū)動輸出電壓轉(zhuǎn)換成外置電壓，其中外置電壓可根據(jù)MOSFET的Vgs要求來設(shè)定，根據(jù)MOSFET的其他參數(shù)設(shè)定R7、，C2、R9、C1的參數(shù)，調(diào)整MOSFET驅(qū)動上升和下降的斜率，滿足MOSFET的驅(qū)動要求，增強了電路的可靠性。

2.2 工作原理

圖1中V1為MCU驅(qū)動輸出，一般為高低電平方波，高電平大于2.5V，低電平小于1V；V2為外置電壓源，可肯定使用的MOSFET的規(guī)格來設(shè)定外置電壓源電壓；Q5為小電流NMOSFET，驅(qū)動電壓要求小于2.5V；Q3為PNP三極管；Q1為NPN三極管，Q2為要確定的大電流高壓功率MOSFET。當V1為高電平時（大于2.5V），Q5導(dǎo)通，通過R7、C2，Q3飽和導(dǎo)通，通過D1，R9、C1，Q1截止，V2電壓加到Q2的Vgs端，Q2的驅(qū)動電壓由V1轉(zhuǎn)換為V2，Q2飽和導(dǎo)通；當V1輸出低電平時（小于1V），Q5的Vg沒有達到Q5的開通電壓，Q5截止，Q3B極為高電平（V2電壓）Q3截止，Q1通過R3、R9、C1，Q1飽和導(dǎo)通，Q2的Vgs被拉到零電位，Q2截止。從原理上分析圖5電路可以滿足低電壓轉(zhuǎn)換為較高電壓（電壓V2大于電壓V1）。

2.3 仿真驗證

可以用仿真軟件來驗證下上面所介紹的轉(zhuǎn)換電路，仿真驅(qū)動電壓由5V轉(zhuǎn)換到12V的電路（圖2），V1輸出驅(qū)動電壓5V，V2輸出電壓12V，仿真器件參數(shù)如圖2所示。

再看下仿真的驅(qū)動波形（圖3），此電路很好的實現(xiàn)了驅(qū)動電壓提高的轉(zhuǎn)換，驅(qū)動電壓由5V提高到12V, 驅(qū)動上升與下降的斜率在可接受的范圍。

再來看下MOSFET的DS電壓和電流的仿真波形（圖4），從圖中可知在驅(qū)動電壓為高時，MOSFET飽和導(dǎo)通，DS電壓為零，沒有出現(xiàn)驅(qū)動不足的現(xiàn)象。

3 結(jié)論

通過簡單而且成本低廉的方式實現(xiàn)電平的轉(zhuǎn)換，增加電路的可靠性和穩(wěn)定性，對目前主流的MCU控制方案的廣泛應(yīng)用起到一定的促進作用。

參考文獻

[1]張占松,蔡宣三.開關(guān)電源的原理與設(shè)計[M].北京：電子工業(yè)出版社,1998.

[2]梁竹關(guān)，趙東風(fēng). MOS管集成電路設(shè)計[M].北京：科學(xué)出版社,2011.

[3]包偉,蔡宣三.用PSPICE仿真研究PWM開關(guān)電源,電工電能新技術(shù)[J].電工電能新技術(shù),1995(2):25-29.

第5篇：模擬集成電路的設(shè)計范文

關(guān)鍵詞：集成電路設(shè)計;集成系統(tǒng);本科專業(yè);創(chuàng)新型人才;課程體系

中圖分類號：G642.0 文獻標志碼：A 文章編號：1674-9324（2015）35-0049-03

一、引言

集成電路產(chǎn)業(yè)是信息產(chǎn)業(yè)的基礎(chǔ)和核心，是推動信息產(chǎn)業(yè)發(fā)展的源泉和動力。國務(wù)院于2000年6月25日頒發(fā)了《鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策（18號）》，大力支持和鼓勵我國集成電路產(chǎn)業(yè)的發(fā)展。在國家政策的扶持下，我國集成電路設(shè)計業(yè)發(fā)展迅猛，伴隨著國內(nèi)集成電路的發(fā)展，對集成電路設(shè)計相關(guān)人員的需求也日益增加。教育部于2003年開始批準設(shè)置“集成電路設(shè)計與集成系統(tǒng)”目錄外本科專業(yè)，2012年普通高等學(xué)校本科專業(yè)目錄中調(diào)整為特設(shè)專業(yè)，以適應(yīng)國內(nèi)對集成電路設(shè)計與應(yīng)用人才的迫切需求，截止2014年，全國已有28所高校設(shè)置“集成電路設(shè)計與集成系統(tǒng)”本科專業(yè)。國務(wù)院于2011年1月28日頒發(fā)了《進一步鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策（新18號）》，要求高校要進一步深化改革，加強集成電路設(shè)計相關(guān)專業(yè)建設(shè)，緊密結(jié)合產(chǎn)業(yè)發(fā)展需求及時調(diào)整課程設(shè)置、教學(xué)計劃和教學(xué)方式，加強專業(yè)師資隊伍、教學(xué)實驗室和實習(xí)實訓(xùn)基地建設(shè)，努力培養(yǎng)國際化、復(fù)合型、實用型人才。

“集成電路設(shè)計與集成系統(tǒng)”專業(yè)涉及的新概念、新技術(shù)、新方法不斷涌現(xiàn)，是一個工程性和實踐性很強的本科專業(yè)。集成電路領(lǐng)域技術(shù)和管理人才嚴重不足、人才質(zhì)量普遍不高已成為制約我國集成電路產(chǎn)業(yè)健康、快速發(fā)展的瓶頸。國家集成電路產(chǎn)業(yè)“十二五”發(fā)展規(guī)劃提出加強人才培養(yǎng)，著力發(fā)展芯片設(shè)計業(yè)，2014年6月，國務(wù)院印發(fā)《國家集成電路產(chǎn)業(yè)發(fā)展推進綱要》進一步指出，要著力發(fā)展集成電路設(shè)計業(yè)，加大人才培養(yǎng)力度。因此，研究適合本專業(yè)的理論與實踐并重融合的課程體系，培養(yǎng)創(chuàng)新型集成電路設(shè)計人才具有十分重要的現(xiàn)實意義和歷史意義。

二、集成電路設(shè)計與集成系統(tǒng)專業(yè)人才培養(yǎng)的特點

集成電路是推動當前經(jīng)濟發(fā)展的重要技術(shù)，由于集成電路設(shè)計與集成系統(tǒng)領(lǐng)域發(fā)展迅速且新知識、新技術(shù)層出不窮，多學(xué)科交叉融合，畢業(yè)生就業(yè)具有國際性，要求教學(xué)體系和實踐平臺建設(shè)必須跟上最新的產(chǎn)業(yè)需求，才能培養(yǎng)出適合社會和企業(yè)需要的集成電路設(shè)計與集成系統(tǒng)創(chuàng)新型人才。在進行集成電路設(shè)計與集成系統(tǒng)領(lǐng)域創(chuàng)新型人才培養(yǎng)時我們需要緊緊抓住以下幾點。

1.集成電路設(shè)計與集成系統(tǒng)專業(yè)是新興專業(yè)，國內(nèi)還沒有形成該專業(yè)的人才培養(yǎng)規(guī)范，目前國內(nèi)各高校該專業(yè)的教學(xué)計劃是從國外或者相關(guān)專業(yè)延伸來的，系統(tǒng)性、完備性差，還沒有形成完整的知識體系。

2.集成電路設(shè)計與集成系統(tǒng)專業(yè)是一個涵蓋通信、計算機、集成電路等多領(lǐng)域的交叉學(xué)科，因此要利用綜合性學(xué)科知識為該類人才的素質(zhì)培養(yǎng)服務(wù)，從注重單一知識和能力的培養(yǎng)，要轉(zhuǎn)變到注重綜合知識和能力的培養(yǎng)。

3.集成電路設(shè)計與集成系統(tǒng)是國家特設(shè)專業(yè)，根據(jù)高校自身辦學(xué)特色和市場需求設(shè)置的專業(yè)，需要針對企業(yè)對該類人才的需求，將企業(yè)需求融入課程體系，與企業(yè)聯(lián)合制定培養(yǎng)方案，建立核心課程體系，實時調(diào)整專業(yè)課程教學(xué)內(nèi)容。

4.集成電路設(shè)計與集成系統(tǒng)專業(yè)具有較強的工程性和實踐性，不僅要具有較強理論知識基礎(chǔ)，而且要具有較好的工程實踐能力以及一定的創(chuàng)新能力，需要建立一種基于項目驅(qū)動的多層次的實踐教學(xué)體系，保障四年工程實踐訓(xùn)練不斷線，逐步提升學(xué)生的工程實踐能力和創(chuàng)新能力。

三、集成電路設(shè)計與集成系統(tǒng)專業(yè)課程體系的構(gòu)建

根據(jù)集成電路設(shè)計與集成系統(tǒng)專業(yè)人才培養(yǎng)特點，按照通信、計算機和集成電路融合發(fā)展的科學(xué)規(guī)律，結(jié)合我校學(xué)科專業(yè)優(yōu)勢特色，確立了本專業(yè)人才培養(yǎng)的課程體系。

（一）人才培養(yǎng)目標

2006年全國科技大會上提出，到2020年，我國將建成創(chuàng)新型國家，使科技發(fā)展成為經(jīng)濟社會發(fā)展的有力支撐。具有較強的自主創(chuàng)新能力是創(chuàng)新型國家的主要特征之一，只有培養(yǎng)具創(chuàng)新精神和創(chuàng)新能力的人才，才能提升自主創(chuàng)新能力。集成電路產(chǎn)業(yè)是關(guān)系國民經(jīng)濟和社會發(fā)展全局的基礎(chǔ)性、先導(dǎo)性和戰(zhàn)略性產(chǎn)業(yè)，是最能體現(xiàn)科技進步對創(chuàng)新型國家貢獻率的行業(yè)。

因此，本專業(yè)旨在培養(yǎng)德、智、體、美全面發(fā)展，適應(yīng)社會主義現(xiàn)代化建設(shè)和信息領(lǐng)域發(fā)展需要，掌握寬廣的人文知識、堅實的自然科學(xué)知識以及扎實的專業(yè)知識，具備工程實踐能力和創(chuàng)新能力，具有自主學(xué)習(xí)集成電路與集成系統(tǒng)領(lǐng)域前沿理論和技術(shù)的能力，能在集成電路與集成系統(tǒng)領(lǐng)域從事研究、設(shè)計、實現(xiàn)、應(yīng)用的高素質(zhì)創(chuàng)新型人才，為全面實現(xiàn)創(chuàng)新型國家提供強有力的支撐。

（二）人才培養(yǎng)規(guī)格

集成電路設(shè)計與集成系統(tǒng)專業(yè)是一個涵蓋通信、計算機、集成電路等多領(lǐng)域的交叉學(xué)科，如圖1所示。其中，圖1中①就是通信算法（應(yīng)用）的直接IC（實現(xiàn)）化的ASIC、FPGA電路或者可重構(gòu)電路;②就是算法（應(yīng)用）的指令集合（體系結(jié)構(gòu)）化的目標程序;③就是指令集合（體系結(jié)構(gòu)）的IC（實現(xiàn)）化的處理器;④就是集成電路技術(shù)發(fā)展推動的先進處理器。

根據(jù)多學(xué)科融合發(fā)展和人才培養(yǎng)目標定位，確定了本專業(yè)知識、能力、素質(zhì)的人才培養(yǎng)規(guī)格如下。

1.知識結(jié)構(gòu)要求。（1）具有堅實的自然科學(xué)理論基礎(chǔ)知識、電路與系統(tǒng)的學(xué)科專業(yè)知識、必要的人文社會科學(xué)知識和良好的外語基礎(chǔ)。（2）具有通信系統(tǒng)、計算機系統(tǒng)結(jié)構(gòu)、信號處理等相關(guān)學(xué)科領(lǐng)域的基礎(chǔ)知識。（3）掌握集成電路與集成系統(tǒng)領(lǐng)域的基礎(chǔ)知識和工程理論。（4）掌握集成電路與集成系統(tǒng)電子設(shè)計自動化（EDA）技術(shù)。

2.能力結(jié)構(gòu)要求。（1）具有使用電子設(shè)計自動化（EDA）工具進行集成電路與集成系統(tǒng)設(shè)計的能力。（2）具有較強的科學(xué)研究、工程實踐及綜合運用所學(xué)知識解決實際問題的能力。（3）具有了解本專業(yè)領(lǐng)域的理論前沿、發(fā)展動態(tài)和獨立獲取知識的能力。（4）具有自主學(xué)習(xí)能力、創(chuàng)新能力、協(xié)同工作與組織能力。

3.素質(zhì)結(jié)構(gòu)要求。（1）具有良好的思想道德修養(yǎng)、職業(yè)素養(yǎng)、身心素質(zhì)。（2）具有奉獻精神、人際交往意識和團結(jié)協(xié)作精神。（3）具有一定的文學(xué)藝術(shù)修養(yǎng)、科學(xué)的工程實踐方法。（4）具有一定的國際化視野、求實創(chuàng)新意識。

（三）課程體系

集成電路系統(tǒng)設(shè)計涵蓋“系統(tǒng)設(shè)計、邏輯設(shè)計、電路設(shè)計、版圖設(shè)計”四個設(shè)計層次，課程體系應(yīng)覆蓋四個設(shè)計層次需要的所有知識點，各知識點之間要具有連貫性、系統(tǒng)性和完備性。集成電路設(shè)計與集成系統(tǒng)專業(yè)具有很強的工程性和實踐性，通過計算機應(yīng)用能力、電子技術(shù)應(yīng)用能力、嵌入式系統(tǒng)設(shè)計能力、集成電路設(shè)計能力以及工程創(chuàng)新能力的培養(yǎng)，強化學(xué)生的工程實踐能力和創(chuàng)新能力。集成電路設(shè)計與集成系統(tǒng)專業(yè)是一個多學(xué)科的交叉新興專業(yè)，課程體系中應(yīng)該包含通信、計算機和集成電路的相關(guān)知識點，各知識點之間要具有交叉融合性。集成電路系統(tǒng)設(shè)計是一個高速發(fā)展的學(xué)科領(lǐng)域，知識和技術(shù)更新速度非?？?，課程體系應(yīng)該體現(xiàn)先進性，使得學(xué)生能夠接近先進的技術(shù)前沿，同時課程體系中也應(yīng)該包含一些面向企業(yè)的工程設(shè)計與實踐的實用性課程，進一步提高學(xué)生的就業(yè)競爭力和工程創(chuàng)新能力。

因此，根據(jù)人才培養(yǎng)規(guī)格和特點以及課程體系的連貫性、系統(tǒng)性、完備性、融合性、先進性和實用性，結(jié)合我校自身優(yōu)勢特色，構(gòu)建了如下頁圖2所示的知識、能力、素質(zhì)協(xié)調(diào)統(tǒng)一的理論與實踐并重融合的課程體系。課程體系以能力培養(yǎng)為導(dǎo)向，集中實踐環(huán)節(jié)為支撐，核心課程為基礎(chǔ)，一組集中實踐環(huán)節(jié)和核心課程培養(yǎng)一種能力。同時，設(shè)置綜合素質(zhì)教育模塊和課外科技創(chuàng)新活動模塊，提升學(xué)生的工程素質(zhì)和創(chuàng)新能力。

課程體系主要突出計算機應(yīng)用能力、電子技術(shù)應(yīng)用能力、嵌入式系統(tǒng)設(shè)計能力、集成電路設(shè)計能力以及工程創(chuàng)新能力的培養(yǎng)，進行分學(xué)年重點培養(yǎng)。第一學(xué)年主要培養(yǎng)學(xué)生的計算機應(yīng)用能力，第二學(xué)年主要培養(yǎng)學(xué)生的電子技術(shù)應(yīng)用能力，第三學(xué)年主要培養(yǎng)學(xué)生的嵌入式系統(tǒng)設(shè)計能力和集成電路設(shè)計能力，第四學(xué)年主要培養(yǎng)學(xué)生的工程創(chuàng)新能力，通過設(shè)置“數(shù)字集成電路”、“混合信號集成電路”、“嵌入式系統(tǒng)”三個方向課程模塊，實現(xiàn)人才的個性化培養(yǎng)。

通過嵌入式系統(tǒng)設(shè)計能力、集成電路設(shè)計能力和工程創(chuàng)新能力培養(yǎng)過程中的集中實踐環(huán)節(jié)和核心課程設(shè)置，將集成電路設(shè)計與通信/計算機相結(jié)合，體現(xiàn)課程體系的交叉融合性。將集成電路系統(tǒng)設(shè)計層次中的“系統(tǒng)設(shè)計”貫穿于工程創(chuàng)新能力、嵌入式系統(tǒng)設(shè)計能力培養(yǎng)，“邏輯設(shè)計”體現(xiàn)在電子技術(shù)應(yīng)用能力培養(yǎng)中，通過“電路設(shè)計”與“版圖設(shè)計”實現(xiàn)集成電路設(shè)計能力的培養(yǎng)，實現(xiàn)了課程體系的系統(tǒng)性和完備性，通過教學(xué)內(nèi)容的組織實現(xiàn)知識的連貫性。

課程體系設(shè)置了一系列集中實踐環(huán)節(jié)和獨立設(shè)課實驗（集成電路EDA技術(shù)實驗、微處理器設(shè)計實踐）以及課內(nèi)實驗，在教學(xué)內(nèi)容的組織上將軟件無線電（SDR）系統(tǒng)（包括算法、體系結(jié)構(gòu)、集成電路）設(shè)計與實現(xiàn)的科研成果融入教學(xué)過程，實現(xiàn)四年工程實踐訓(xùn)練不斷線，體現(xiàn)課程體系的工程性和實踐性。同時通過下一代無線通信系統(tǒng)的核心器件――SDR系統(tǒng)處理芯片設(shè)計為牽引，設(shè)置通信集成電路系統(tǒng)工程設(shè)計與實踐相關(guān)課程，采用世界主流EDA廠家先進EDA工具完成集成電路EDA技術(shù)實驗以及集成電路系統(tǒng)設(shè)計，實現(xiàn)課程體系的先進性和實用性。

（四）教學(xué)內(nèi)容組織思路

以“高級語言程序匯編語言程序機器指令序列計算機組成（CPU、存儲器、輸入輸出、數(shù)據(jù)通路與控制單元）計算機部件設(shè)計計算機部件（FPGA和專用集成電路）實現(xiàn)整機（FPGA或?qū)Ｓ眉呻娐罚崿F(xiàn)面向通信、信號處理領(lǐng)域系統(tǒng)（嵌入式系統(tǒng)、數(shù)字集成電路、模擬集成電路）設(shè)計與應(yīng)用”為主線組織教學(xué)內(nèi)容，體現(xiàn)知識的連貫性，培養(yǎng)學(xué)生的計算機應(yīng)用能力、電子技術(shù)應(yīng)用能力、嵌入式系統(tǒng)設(shè)計能力、集成電路設(shè)計能力。通過通信集成電路系統(tǒng)工程設(shè)計與實踐（包括數(shù)字集成電路工程設(shè)計與實踐、嵌入式SoC工程設(shè)計與實踐、模擬集成電路工程設(shè)計與實踐等），將軟件無線電（SDR）系統(tǒng)的設(shè)計與實現(xiàn)的科研項目成果融入課堂教學(xué)，貫徹我校“教研統(tǒng)一”辦學(xué)理念，突顯我校信息通信行業(yè)優(yōu)勢特色，培養(yǎng)學(xué)生的工程創(chuàng)新能力。

四、結(jié)論

課程體系設(shè)置是專業(yè)建設(shè)中的關(guān)鍵核心問題，對人才的培養(yǎng)質(zhì)量起決定性的作用。本文充分考慮了集成電路設(shè)計與集成系統(tǒng)專業(yè)多學(xué)科交叉融合、工程實踐性強等特點，結(jié)合我校本專業(yè)在通信專用集成電路設(shè)計、專用處理系統(tǒng)設(shè)計方面的優(yōu)勢特色，形成了通信、計算機與集成電路設(shè)計相結(jié)合、理論教學(xué)與項目實踐相結(jié)合的課程體系。以能力培養(yǎng)為導(dǎo)向，以集成電路設(shè)計和嵌入式系統(tǒng)設(shè)計融合為主線組織教學(xué)內(nèi)容，培養(yǎng)學(xué)生的集成電路設(shè)計與嵌入式系統(tǒng)設(shè)計（計算機應(yīng)用、電子技術(shù)應(yīng)用、微系統(tǒng)設(shè)計）能力，通過面向通信領(lǐng)域的集成電路與嵌入式系統(tǒng)工程設(shè)計與實踐，提高學(xué)生的工程創(chuàng)新能力。

參考文獻：

[1]國務(wù)院2011年4號文件.關(guān)于印發(fā)進一步鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展若干政策[J].軟件產(chǎn)業(yè)與工程，2011，（2）.

第6篇：模擬集成電路的設(shè)計范文

關(guān)鍵字：集成運放；差分放大；電壓放大；功率放大

1.集成電路運算放大器的內(nèi)部組成單元

集成運算放大器是一種電子元器件，它是采用一定的制作工藝將大量半導(dǎo)體三極、電阻、電容等元器件及他們之間的連線制作在同一小塊單晶體的芯片上，并具有一定功能的電子電路。

輸入級由差分式放大電路組成，利用它的電路對稱性可提高整個電路的性能；中間電壓放大級的主要作用是提高電壓增益，它由一級或多級放大電路組成；輸出級的電壓增益為1，但能為負載提供一定的功率，電路還需要電源供電才可以工作。

2. 集成運放的典型應(yīng)用

加法器、減法器：由集成運放可以組成加法器、減法器。這二種電路在各種書刊上介紹得比較多，這里不再分析。

儀用放大器：由于各種傳感器輸出的信號一般比較微弱，所以要用高精度的儀用放大器對微小電平的直流信號進行放大，儀用放大器由減法器拓撲而來的，利用了同相輸入端高阻抗的優(yōu)勢?；镜膬x用放大器如圖2所示，其中：R1＝R3，R2＝R4，Gain＝R2/R1。

濾波器：由集成運放可以組成一階濾波器和二階濾波器，其中一階濾波器有20dB每倍頻的幅頻特性，而二階濾波器有40dB每倍頻的幅頻特性。為了阻擋由于虛地引起的直流電平，在運放的輸入端串入了輸入電容Cin，為了不影響電路的幅頻特性，要求這個電容是C1的100倍以上，如果濾波器還具有放大作用，則這個電容應(yīng)是C1的1000倍以上，同時，濾波器的輸出都包含了Vcc/2的直流偏置，如果電路是最后一級，那么就必須串入輸出電容。圖3.是典型的低通濾波器，圖4是典型的高通濾波器。

方波、矩形波信號發(fā)生器：由集成運放構(gòu)成的方波信號發(fā)生器電路如圖5 所示, 這里的集成運放器作電壓比較器。雙向穩(wěn)壓管VDz 的穩(wěn)定電壓為士Uz 。電路的正反饋系數(shù)F為。

電路中, 電壓比較器的輸出電壓有高電平和低電平兩種情況,即Uo=+Uz(Vp>Vn)或Uo=―Uz(Vp

在接通電源的瞬間，輸出電壓究竟偏于正向飽和還是負向飽和，那純屬于偶然。輸出電壓偏于正向飽和，即Vo=+Vz時，加到電壓比較器同相端電壓為+FVz，而加于反相端得電壓，由于電容C上的電壓Vc不能突變，正能由輸出電壓Vo通過電阻R按指數(shù)規(guī)律向C充電來建立。顯然，當加到反相端的電壓Vc略正于+FVz時，輸出電壓便立即從正向飽和翻轉(zhuǎn)到負飽和，-Vz又通過R對C進行反向充電，知道Vc略負于-FVz值時，輸出狀態(tài)在翻轉(zhuǎn)過來。如此循環(huán)不已，形成一系列的方波輸出。

鋸齒波發(fā)生器：它是由同相輸入遲滯比較器和充電時間常數(shù)不等的積分器共同組成的。

同相遲滯比較器的上下門限和門限寬度為

當電源接通時，有Vo1=――Vz，則-Vz結(jié)果R6向C充電，使輸出電壓按線性規(guī)律增長。當Vo上升到門限電壓時，使Vp1=Vn1=0時，比較器輸出Vo1由-Vz上跳到+Vz，同時門限電壓下跳到值。以后Vo1=+Vz經(jīng)R6和二極管、R5兩條支路向C反向充電，由于時間常數(shù)減小，Vo迅速下降到負值。當Vo下降到門限電壓使Vp1=Vn1=0時，比較器輸出Vo1又由+Vz下跳到-Vz。如此周而復(fù)始，產(chǎn)生振蕩。由于電容的正向和反向充電常數(shù)不相等，輸出波形Vo為鋸齒波形，Vo1為矩形波形，其振蕩周期為

當R5、二極管支路開路，電路C的正、負向充電時間常數(shù)相等，此時鋸齒波變成三角波，其振蕩周期為

參考文獻：

[ 1] 童詩白, 華成英. 模擬電子技術(shù)基礎(chǔ)( 第三版)[M ]. 北京: 高等教育出版社, 2001.

[2] 李雅軒. 模擬電子技術(shù)(第二版)[M].西安電子科技大學(xué)出版社.2003.

[3] 畢查德?拉扎維.模擬CMOS 集成電路設(shè)計.陳貴燦，程軍，張瑞智，等譯.西安：西安交通大學(xué)出版社，2009.

第7篇：模擬集成電路的設(shè)計范文

關(guān)鍵詞：帶隙基準；PSRR；溫度系數(shù)；反饋

中圖分類號：TN710 文獻標識碼：B 文章編號：1004-373X(2008)02-061-04

Design of a High Precision CMOS Bandgap Voltage Reference Circuit with Current Feedback

LI Jingwen,LIU Jun,JIANG Guoping

(Dalian University of Technology,Dalian,116023,China)オ

Abstract：This paper describes the design of a high precision bandgap reference,implemented in 0.5 μm n-well CMOS technology.The circuit generates a reference voltage of 1.245 V and has a temperature coefficient of 12.5 ppm/℃ between 0 and 70 ℃.It can operate with supply voltages between 2.8 V and 8 V.It has a PSRR of 107 dB under low frequency.This circuit works in a current feedback mode,and it generates its own reference current,resulting in a stable operation.The architecture designed in this circuit can efficiently reduce the offset voltage of operation amplifier.

Keywords：bandgap reference;PSRR;temperature coefficient;feedbackオ

1 引 言

無論在數(shù)字電路或模擬電路中，基準電壓源對電路整體性能的影響都是十分重要的?；鶞试吹脑O(shè)計應(yīng)該使其不受電源電壓和溫度影響，產(chǎn)生一個恒定的電壓值。例如，在許多模擬電路中都需要一個精確的偏置電壓；在ADC中需要一個精確的基準源量化輸入，而在DAC中，輸出精度主要由電壓基準源控制。

通過對傳統(tǒng)的帶隙基準電壓源的優(yōu)化改進，設(shè)計一種電流反饋型帶隙基準源，具有低溫度系數(shù)(TC)，較高電源抑制比(PSRR)，并能有效減小運放失調(diào)電壓對電路性能的影響。以下將介紹帶隙基準電路的基本原理和電路的各個模塊，最后給出整體電路的仿真結(jié)果。

2 基準電路的原理

基準電壓的產(chǎn)生是由具有負溫度系數(shù)的電壓加上1個正溫度系數(shù)的電壓，調(diào)整2者的比例系數(shù)，得到一個具有零溫度系數(shù)的基準電壓。室溫下，二極管PN結(jié)產(chǎn)生的電壓VBE具有-2.2 mV/℃的溫度系數(shù)［1］，可以利用與絕對溫度成正比(PTAT)的電壓Vt=kT/q，乘上比例系數(shù)K，與VBE相加得到:

3 高性能帶隙基準源的設(shè)計

帶隙基準源的組成模塊如圖4所示，其中包括：帶隙基準的核心電路(PTAT與VREF模塊)，高性能折疊式共源共柵運算放大器(Opamp)，電流補償電路(current compensation)和啟動電路(start up)。整體電路如圖5所示。

3.2 運算放大器的設(shè)計

運算放大器的作用是通過電流負反饋結(jié)構(gòu)使與2個輸入端連接的節(jié)點的電壓強制相等，并且與電源電壓無關(guān)。運算放大器的輸出對電流源進行適當?shù)钠茫?］，使其流過的電流與輸入電壓無關(guān)，從而使R1上的電流為PTAT電流。

運放的增益越高，與運放的輸入端連接的2個節(jié)點的電壓就會越精確相等。運放的共模輸入范圍由PNP管的基極-發(fā)射極的電壓決定?；鶞试凑９ぷ鲿r，共模電壓等于2VBE，其值約為1.4 V。

為了滿足高增益和共模輸入范圍的要求，選擇了一種PMOS管差分輸入的折疊式共源共柵結(jié)構(gòu)的運放，如圖7所示。該運放采用自偏置共源共柵電流鏡作為負載，具有極高的增益和小信號輸出電阻。其另一個優(yōu)點是PSRR高于標準的兩極運放。運算放大器的設(shè)計還應(yīng)該充分考慮穩(wěn)定性，相位裕度至少要大于45°，一般設(shè)定在60°左右［2,3］。

3.3 電流補償模塊的設(shè)計

電流補償模塊的作用是補償PTAT模塊中的Q1和Q2的基極電流Ib，使流過Q1a和Q2a的電流與Q1，Q2的電流精確相等。電路如圖8所示。И

3.4 啟動模塊的設(shè)計

帶隙基準源電路可以工作在2種狀態(tài)下，即運放的差分輸入端電壓都為0，也是一種穩(wěn)定的工作狀態(tài)。所以需要一種啟動電路來引導(dǎo)運算放大器工作在所希望的工作點上，并為電流源提供適當?shù)钠谩?/p>

啟動模塊如圖9所示。其工作原理簡述如下：芯片開始上電時，VREF的電壓為0，經(jīng)過推挽式放大器后輸出1個高電位足以使連接在其輸出端的NMOS管M37導(dǎo)通。M37的源級接一個二極管連接的NMOS管M38，M38始終處于導(dǎo)通狀態(tài)，從而使共源共柵電流鏡開始工作，這時有電流通過PATA模塊，節(jié)點X和Y的電壓上升，運算放大器開始比較X和Y點的電壓差值，輸出一個反饋信號來控制共源共柵電流鏡的輸出電流，使節(jié)點X和Y的電壓相等。VREF輸出1.245 V，從而使推挽式放大器輸出低電位，M37關(guān)斷，電路啟動結(jié)束，進入正常工作狀態(tài)。

4 仿真結(jié)果

對上述高性能CMOS帶隙基準源采用CSMC 0.5 μm BSIM3V3工藝模型，使用Cadence Spectre仿真器進行電路仿真。在tt-model下，得到電路的工作電壓范圍為2.8~8 V，輸出基準電壓為1.245 V。在0~70 ℃范圍內(nèi)，基準電壓的溫度系數(shù)為12.5 ppm/℃，低頻下電源抑制高達107 dB，仿真結(jié)果如圖10~15所示。當電源電壓高于2.8 V后，電路即可正常工作，如圖10所示。

在溫度為27 ℃的條件下，帶隙基準源基本不受電源電壓變化的影響。電源電壓在3~8 V之間，VREF變化小于0.12 mV。如圖11所示。

基準電壓受溫度的影響很小，在0~70 ℃內(nèi)，溫度系數(shù)為12.5 ppm/℃，如圖12所示。圖13給出了不同工藝條件下基準電壓的溫度特性。

圖15給出了電路啟動的瞬時仿真。在室溫條件下(27 ℃)電源電壓在10 μs的時候上升到5 V，輸出基準電壓VREF啟動時間小于10 μs，穩(wěn)定在1.245 V。

5 結(jié) 語

設(shè)計了一種高精度的電流反饋型帶隙基準電壓源，該基準源已經(jīng)成功用于LED驅(qū)動芯片內(nèi)部。電路正常工作時，能夠建立穩(wěn)定的偏置工作點，不需要其他的電流源提供偏置。基準源的輸出電壓為1.245 V，工作電壓范圍為2.8~8 V。在0~70 ℃內(nèi)，溫度系數(shù)為12.5 ppm/℃，低頻下電源抑制比(PSRR)高達107 dB，并且能夠有效減小運放失調(diào)電壓的影響。此電路可以廣泛的應(yīng)用于各種模擬集成電路和數(shù)字集成電路內(nèi)部，具有很好的應(yīng)用前景。

參 考 文 獻

［1］Behzad Razavi,Design of Analog CMOS Integrated Circuits ［M］.西安:西安交通大學(xué)出版社,2003.

［2］Phillip E Allen,Douglas R Holberg.CMOS模擬集成電路設(shè)計［M］.2版.北京:電子工業(yè)出版社,2005.

第8篇：模擬集成電路的設(shè)計范文

關(guān)鍵詞:帶隙電壓基準;二階曲率補償;溫度系數(shù);溫度特性

中圖分類號:TN43

0 引 言

隨著便攜式電子產(chǎn)品的高速發(fā)展,使得對低壓低功耗的帶隙基準源的需求大大增加。為了縮小電池尺寸和延長電池壽命,需要基準電壓源電路工作在2 V以下的電壓和μA量級的靜態(tài)電流下,同時還要保證較高的電路性能,如低溫漂、高電源抑制比等。

一般設(shè)計的一階帶隙基準源完全滿足不了對高精度基準源的要求。要提高帶隙基準電壓源的精度,就必須對基準進行高階補償,國內(nèi)外很多學(xué)者對帶隙基準的高階補償進行了研究[5[CD*2]7]。基于一階補償帶隙電壓基準,針對溫度系數(shù)性能進行了改進,設(shè)計一種結(jié)構(gòu)非常簡單的二階帶隙電壓基準,使其溫度系數(shù)得到了很大的提高。

1 傳統(tǒng)帶隙電壓基準

1.1 Vbe的溫度特性

雙極性晶體管的Vbe隨溫度的變化而變化,它的溫度特性可表示為:

式中:K1表示溫度為0 K時PN結(jié)二極管電壓;V┆be(T0)是溫度為T0時的發(fā)射結(jié)電壓;T是絕對溫度;k為波爾茲曼常數(shù);T0是參考溫度;η是與工藝有關(guān)與溫度無關(guān)的系數(shù);α的值與集電極電流的溫度特性有關(guān),當集電極電流與溫度成正比(PTAT)時,α=1;當集電極電流與溫度無關(guān)的時候,│=0。

由式(1)可知,V┆be中與溫度相關(guān)的非線性項為Tln T,Ы式(1)展開為泰勒級數(shù)可表示為:

由此可見,Vbe中的非線性項Tln T在很大程度上影響了基準的精度,帶隙電壓基準補償進行高階補償,就能提高帶隙基準的精度。

1.2 傳統(tǒng)帶隙電壓基準原理的分析

圖1所示為一種典型的傳統(tǒng)帶隙電壓基準的發(fā)射極面積之比為1∶8,放大器的存在使得A,B兩點電壓近似相等,那么流過R1的電流即PTAT(Proportional to Absolute Temperature)電流為:

由PMOS管組成的電流鏡結(jié)構(gòu)使得各支路電流近似相等,輸出的基準電壓就為:

由于V┆be3具有負溫度特性,VT具有正的溫度特性,因此,只要選擇合適的R1,R2就能得到近似零溫度系數(shù)的基準,通過計算可以得出R2/R1約為8.27。

2 帶隙電壓基準的二階曲率補償

[BT3]2.1 晶體二極管的伏安特性

由文獻[9]可知,晶體二極管的伏安特性可表示為:

式中:IS為反向飽和電流,其值與PN結(jié)兩邊的參雜濃度有關(guān)。VT稱為熱電壓(Thermal Voltage),與溫度T有關(guān)。室溫即T=300 K時VT26 mV。圖2所示為晶體二極管的伏安特性,由圖所示,在導(dǎo)通電壓0.7 V附近,電流和電壓可近似看成一種二階指數(shù)關(guān)系。

[BT3]2.2 二階曲率補償原理

傳統(tǒng)的帶隙電壓基準只是對Vbe的一階項進行補償。因此這種補償?shù)木容^低,一般的傳統(tǒng)帶隙電壓基準的溫度系數(shù)為20～30 ppm/℃,要使帶隙電壓基準的精度提高就得對Vbe的高階項進行補償。如圖3所示為一種簡單的二階曲率補償?shù)暮诵碾娐贰Ｔ撾娐返奶攸c是器件少,占用面積小,在傳統(tǒng)帶隙電壓基準的基礎(chǔ)上,只添加了一個電阻R3和一個二極管D。在補償電路中,晶體二極管D兩端電壓被偏置在導(dǎo)通電壓0.7 V左右。

由晶體二極管的溫度特性可知,二極管兩端電流隨著溫度的升高而略有增加,電阻R3兩端電壓略有上升,那么二極管兩端電壓VD相應(yīng)降低。

由圖2可知,在導(dǎo)通電壓附近,電壓細小變化將導(dǎo)致電流迅速降低,電流電壓成近似二階指數(shù)關(guān)系。

正是利用二極管的這種特性,當補償電流注入PTAT電流后,抵消了電流中所含的二階非線性項,實現(xiàn)了二階曲率補償。

圖4給出了該電壓基準的其他電路,主要組成部分有:啟動電路、偏置電路、放大器電路[10,11]。通過分析可知,該偏置電路中有兩個穩(wěn)定的工作點,因此,該偏置電路是必須的,否則可能導(dǎo)致整個電路無法工作。

3 仿真結(jié)果分析

該電路基于0.35 μm工藝,利用Cadence工具對電路進行了仿真,補償前后的溫度特性曲線如圖5所示,通過計算得到補償后的溫度系數(shù)約為3.07 ppm/℃,對比傳統(tǒng)帶隙電壓基準約16.6 ppm/℃的溫度系數(shù),經(jīng)過二階曲率補償后的基準源的溫度特性得到了很大的改善。[JP]

4 結(jié) 語

[JP2]這里給出了一種二階曲率補償?shù)膸峨妷夯鶞孰娐?。該電路利用晶體二極管在導(dǎo)通電壓附近電流與電壓的近似二階指數(shù)關(guān)系,完成了對Vbe中的非線性項的二階補償,使得溫度特性有了很大的改善,而補償電路就使用了一個電阻和一個晶體二極管,非常簡單,易于實現(xiàn)。[JP]オ[KH-1]

參 考 文 獻

[1]幸新鵬,李冬梅,王志華.一個電壓接近1 V/ppm/℃帶曲率補償?shù)腃MOS帶隙基準源[J].半導(dǎo)體學(xué)報,2008,29(1):24[CD*2]28.

[2]周瑋,吳貴能,李儒章.一種二階補償?shù)腃MOS帶隙基準電壓源[J].重慶郵電大學(xué)學(xué)報,2009,21(1):78[CD*2]82.

[3]Paul R,Patra A.A Temperature[CD*2]compensated Bandgap[LL]Voltage Reference Circuit for High Precision Applications[A].Proceedings of the IEEE India Annual Conference\[C\].2004:553[CD*2]556.

[4]Chen Jianghua,Ni Xuewen,Mo Bangxian.A Curvature Compensated CMOS Bandgap Voltage Reference for High Precision Applications[A].Proceedings of the IEEE ICASIC\[C\].2007:510[CD*2]513.

[5]Song Ying,Lu Wengao.A Precise Compensated Bandgap Reference without Resistors[J].IEEE.Journal of Solid[CD*2]State Circuits,2002,37(7):169[CD*2]172.

[6]Wu Guoping,Huang Nianya,Liu Guizhi.A Second[CD*2]order Curvature Compensation Bandgap Reference[J].IEEE Journal of Solid[CD*2]State Circuits,2000,17:59[CD*2]63.

[7]姜韜,楊華中.多點曲率補償?shù)膸痘鶞孰妷涸丛O(shè)計方法[J].半導(dǎo)體學(xué)報,2007,28(4):490[CD*2]495.

[8]Razavi B.模擬CMOS集成電路設(shè)計[M].陳貴燦,譯.西安:西安交通大學(xué)出版社,2003.

[9]謝嘉奎,宣月清,馮軍.電子線路[CD2]線性部分[M].4版.北京:高等教育出版社,2005.

[10]Allen P E.CMOS模擬集成電路設(shè)計[M].2版.馮軍,譯.北京:電子工業(yè)出版社,2005.

第9篇：模擬集成電路的設(shè)計范文

關(guān)鍵詞：變送器，熱噪聲，閃爍噪聲，微弱信號傳輸系統(tǒng)

Abstract: In this paper, the analysis and design optimization of 1/f noise are described. The noise of a typical transmitter is analyzed and calculated, including the 1/f noise, also verification with Hspice is done. Through the optimization of output resistance and tran-impedance of the amplifier, better performances were resulted.

Key words: transmitter, hot noise, 1/f noise, low level signal processing systems.

現(xiàn)今的模擬電路設(shè)計者經(jīng)常要考慮噪聲的問題，因為噪聲是集成電路設(shè)計中重要的因素之一，它決定著微弱信號傳輸系統(tǒng)的性能。由于集成系統(tǒng)的噪聲由組成該系統(tǒng)的基本集成單元的噪聲特性決定，所以為了優(yōu)化電路的噪聲，了解每個基本單元所產(chǎn)生的噪聲是非常重要的。

本文首先對噪聲的特性、種類進行了簡單描述，并給出了一些有關(guān)噪聲計算的公式。同時重點分析了一種變送器電路中的噪聲，計算出了電路中各端口的噪聲，以及總的輸出噪聲，并通過HSPICE仿真驗證了計算結(jié)果。其次對產(chǎn)生較大噪聲的模塊進行分析，最后提出了針對該電路的噪聲優(yōu)化的具體方法。

1噪聲的統(tǒng)計特性[1]

噪聲是一個隨機過程，也就是說噪聲的瞬時值在任何時候都不能被預(yù)測。但在很多情況下，噪聲的平均功率是可以被預(yù)測的。從基本電路理論可知，一個周期性電壓V（t）加在一個負載電阻RL上消耗的平均功率由下式給出：

T是周期。Pav可被形象地看作是V（t）在RL上產(chǎn)生的平均熱能。由于噪聲的隨機性，測量須在較長的一段時間內(nèi)進行。

其中x（t）表示電壓量。圖1.1表示對每個信號取平方，在較長時間T內(nèi)計算由此產(chǎn)生的波形下的面積，平均功率可通過將面積對T歸一化后得到。

1.1 噪聲譜

噪聲譜,也稱為“功率密度譜”（PSD），表示在每個頻率上，信號具有的功率大小。

1.2 幅值分布

通過長時間的觀察噪聲波形，可以構(gòu)造出噪聲幅值的分布，表示出每個值出現(xiàn)多么頻繁，x（t）的分布，也被稱為“概率密度函數(shù)”（PDF），被定義為

PX（X）dx=x

的概率.式中X是在一些時間點上測量出的x（t）值。

2噪聲的類型[2]

集成電路處理的模擬信號主要會受兩種不同類型的噪聲影響：熱噪聲和閃爍噪聲。

2.1 熱噪聲

導(dǎo)體中電子的隨機運動盡管平均電流為零，但是它會引起導(dǎo)體兩端電壓的波動。因此，熱噪聲譜與絕對溫度成正比。

如圖1.2所示，電阻R上的熱噪聲可以用一個串聯(lián)的電壓源來模擬，其單邊譜密度為：

Sv （f）=4kTRf≥0 （1.5）

式中k=1.38e-23J/K是玻爾茲曼常數(shù)。Sv（f）的單位是V2/Hz

2.2 閃爍噪聲

在MOS晶體管的柵氧化層和硅襯底的界面處出現(xiàn)許多“懸掛”鍵，產(chǎn)生額外的能態(tài)。當電荷載流子運動到這個界面時，有一些被隨機地俘獲，隨后又被釋放，結(jié)果在漏電流中產(chǎn)生“閃爍”噪聲。

閃爍噪聲可以更容易地用一個與柵極串聯(lián)的電壓源來模擬，近似地由下式給出

式中K是一個與工藝有關(guān)的常量，我們的表示法假設(shè)了1Hz的帶寬。與懸掛鍵相關(guān)的俘獲―釋放現(xiàn)象在低頻下更常發(fā)生，正因如此，閃爍噪聲也叫1/f噪聲。式（1.6）與WL的反比關(guān)系表明要減小1/f噪聲的方法，就是必須增加器件面積。

3變送器中的噪聲[3]

本文以一種變送器電路為例，分析其噪聲。該電路中既存在熱噪聲也存在閃爍噪聲，熱噪聲主要是由電阻產(chǎn)生的。由于該電路是一種主要工作在低頻狀態(tài)下的變送器，根據(jù)式（1.6）可知，閃爍噪聲與頻率成反比，所以電路中的噪聲以1/f噪聲為主。圖1.3為該變送器的功能結(jié)構(gòu)圖。其中A1,A2是差分輸入的放大器, A3是實現(xiàn)19倍電流放大關(guān)系的放大器，IREF1,IREF2是兩個1mA的電流源。該變送器是一個精密、低漂移的雙線變送器，它可以把微弱的電壓信號進行放大并變換成4mA～20mA的電流信號后進行遠距離傳送。輸入輸出的關(guān)系式為：Io=4mA+（0.016 由于噪聲會影響電路的線性度，而該電路對線性度的要求很高，所以我們要盡量降低其噪聲。

（1）總體噪聲的分析

我們先根據(jù)公式估算一下電路的總體閃爍噪聲. 噪聲公式為：

作頻率，該電路工作在低頻狀態(tài)，本文設(shè)f=100 Hz, fH為帶寬，本設(shè)計將整體電路的帶寬設(shè)為118 Hz, fL為低頻截止點，設(shè)為100 Hz。因此由公式得：

通過HSPICE仿真可以驗證該電路的總的輸出噪聲。仿真時本文用到的是上海貝嶺工藝廠提供的PNP管, NPN管,以及電阻和電容的模型。為了接近實際情況，根據(jù)廠家測試數(shù)據(jù)本仿真將模型中的兩個噪聲參數(shù)設(shè)定為AF=2,KF=5e-03然后利用.AC DEC 100 1 100k的交流卡和.NOISE OUTV INSRC NUMS 的噪聲卡語句對電路進行交流仿真，結(jié)果如圖1.4所示。橫坐標為頻率，縱坐標為噪聲值。它表示的是圖1.3中Io處的總的電壓輸出噪聲。由圖 （2）各結(jié)點噪聲的分析

IREF1,IREF2結(jié)點處的噪聲為

本文計算的是閃爍噪聲，而仿真結(jié)果還包含熱噪聲及其它噪聲。可以看出輸出級的噪聲比前一級低很多，下面具體分析一下降噪的方法。

4本設(shè)計采用的降噪方法

本設(shè)計主要是通過降低輸出電阻和采用差分輸入的電路結(jié)構(gòu)來降低噪聲的。

1. 由式（1.5）給出的噪聲表達式可知，它與電阻值成正比。在電路中噪聲值也與該電路的等效輸出電阻成正比。利用HSPICE元件卡中的電阻仿真語句，進行交流仿真并對很短的頻率進行掃描分別得出了兩個電流源的等效輸出電阻和電路中總的輸出電阻。如圖1.6和圖1.7所示。 從仿真結(jié)果中可以看出，電流源的等效輸出電阻為2.6kΩ，電路總的等效輸出電阻為17.7Ω。它們的比例與噪聲的比例相近。因此電流源的輸出噪聲與其等效輸出電阻是密切相關(guān)的?？梢姳驹O(shè)計是通過降低等效輸出電阻降低了輸出噪聲。

2.如圖1.8，1.9所示，為跨導(dǎo)放大器的示意圖和電路結(jié)構(gòu)圖。INN3,SPAN5,INP4,SPAN6分別是跨導(dǎo)放大器的兩個輸入端。兩個跨導(dǎo)放大器構(gòu)成了一個大的差分結(jié)構(gòu)。由于差分結(jié)構(gòu)對稱點上的增量（交流）接地，因而不會受到電流源接地回路中寄生參數(shù)的影響。差分結(jié)構(gòu)的另一個重要優(yōu)點是它有抑制共模干擾的能力。這一考慮在混合信號應(yīng)用別重要，差分結(jié)構(gòu)的放大器對抑制噪聲也有顯著的作用。由于MOS晶體管的溝道電阻產(chǎn)生熱噪聲，所以選擇雙極差分輸入會得到一個相對好的噪聲系數(shù)。

本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文

如果要對該電路進行進一步的噪聲優(yōu)化，可以考慮采用增加器件面積的方法去減小1/f噪聲。因為器件面積的增加，會使流過器件的電流密度減小，使得電荷載流子被“懸掛”鍵俘獲的數(shù)量減少，從而降低漏電流中產(chǎn)生的閃爍噪聲。

5總結(jié)

噪聲現(xiàn)象及其在模擬電路中的影響越來越受到關(guān)注，因為噪聲與功耗、速度和線性度之間是互相制約的。本文對一種變送器產(chǎn)生的噪聲進行了分析，提出了利用減小輸出電阻和采用差分電路結(jié)構(gòu)以及加大器件面積的方式來降低噪聲的方法，噪聲計算和仿真的結(jié)果均符合產(chǎn)品的設(shè)計指標。

參考文獻

[1]畢查德?拉扎維 著 《模擬CMOS集成電路設(shè)計》，西安交通大學(xué)出版社，2002。

[2]池保勇，余志平，石秉學(xué) 著《CMOS射頻集成電路分析與設(shè)計》，清華大學(xué)出版社 2003。

[3]PAUL R.GRAY著《模擬集成電路的分析與設(shè)計》，高等教育出版社，2002。

[4]王勇著《放大器固有噪聲分析》，2008。

[5]L. W. Couch. Digital and Analog Communication Systems. Fourth Ed. , New York:Macmillan Co. , 1993.

[6]S. M. Sze. Physics of Semiconductor Devices. Second Ed. , New York: Wiley, 1981.

[7]Y. Tsividis. Operation and Modeling of the MOS Transistor. Second Ed. , Boston:McGrawHill, 1999.

[8]A. A. Abidi. High-Frequency Noise Measurements on FETs with Small Dimensions. IEEE Tran. Electron Devices, vol.33, pp.1801-1805, Nov. 1986.

[9]H. A. Haus et al.. Representation of Noise in Linear Twoports. Proc. IRE, vol.48, pp.69-74,Jan. 1960.

作者簡介

盧劍，碩士研究生，研究方向：集成電路的設(shè)計與研究;

律博，碩士研究生，研究方向：集成電路的設(shè)計與研究;

劉峻，碩士研究生，研究方向：集成電路的設(shè)計與研究;

王鴻鵬，碩士研究生，研究方向：集成電路的設(shè)計與研究;

郭宇，高級工程師，研究方向：集成電路的設(shè)計與研究;

蘇建華，碩士研究生，研究方向：集成電路的設(shè)計與研究;

吳春瑜，教授，碩士生導(dǎo)師，主要從事集成電路及半導(dǎo)體器件的教學(xué)與研究;