集成電路設(shè)計(jì)規(guī)則精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路設(shè)計(jì)規(guī)則主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：集成電路設(shè)計(jì)規(guī)則范文

【關(guān)鍵詞】集成電路；EDA；項(xiàng)目化

0 前言

21世紀(jì)是信息時(shí)代，信息社會(huì)的快速發(fā)展對集成電路設(shè)計(jì)人才的需求激增。我國高校開設(shè)集成電路設(shè)計(jì)課程的相關(guān)專業(yè)，每年畢業(yè)的人數(shù)遠(yuǎn)遠(yuǎn)滿足不了市場的需求，因此加大相關(guān)專業(yè)人才的培養(yǎng)力度是各大高校的當(dāng)務(wù)之急。針對這種市場需求，我校電子信息工程專業(yè)電子方向致力于培養(yǎng)基礎(chǔ)知識扎實(shí)，工程實(shí)踐動(dòng)手能力強(qiáng)的集成電路設(shè)計(jì)人才[1]。

針對集成電路設(shè)計(jì)課程體系，進(jìn)行課程教學(xué)改革。教學(xué)改革的核心是教學(xué)課程體系的改革，包括理論教學(xué)內(nèi)容改革和實(shí)踐教學(xué)環(huán)節(jié)改革，旨在改進(jìn)教學(xué)方法，提高教學(xué)質(zhì)量，現(xiàn)已做了大量的實(shí)際工作，取得了一定的教學(xué)成效。改革以集成電路設(shè)計(jì)流程為主線，通過對主流集成電路開發(fā)工具Tanner Pro EDA設(shè)計(jì)工具的學(xué)習(xí)和使用，讓學(xué)生掌握現(xiàn)代設(shè)計(jì)思想和方法，理論與實(shí)踐并重，熟悉從系統(tǒng)建模到芯片版圖設(shè)計(jì)的全過程，培養(yǎng)學(xué)生具備從簡單的電路設(shè)計(jì)到復(fù)雜電子系統(tǒng)設(shè)計(jì)的能力，具備進(jìn)行集成電路設(shè)計(jì)的基本專業(yè)知識和技能。

1 理論教學(xué)內(nèi)容的改革

集成電路設(shè)計(jì)課程的主要內(nèi)容包括半導(dǎo)體材料、半導(dǎo)體制造工藝、半導(dǎo)體器件原理、模擬電路設(shè)計(jì)、數(shù)字電路設(shè)計(jì)、版圖設(shè)計(jì)及Tanner EDA工具等內(nèi)容，涉及到集成電路從選材到制造的不同階段。傳統(tǒng)的理論課程教學(xué)方式，以教師講解為主，板書教學(xué)，但由于課程所具有的獨(dú)特性，在介紹半導(dǎo)體材料和半導(dǎo)體工藝時(shí)，主要靠教師的描述，不直觀形象，因此引進(jìn)計(jì)算機(jī)輔助教學(xué)。計(jì)算機(jī)輔助教學(xué)是對傳統(tǒng)教學(xué)的補(bǔ)充和完善，以多媒體教學(xué)為主，結(jié)合板書教學(xué)，以圖片形式展現(xiàn)各種形態(tài)的半導(dǎo)體材料，以動(dòng)畫的形式播放集成電路的制造工藝流程，每一種基本電路結(jié)構(gòu)都給出其典型的版圖照片，使學(xué)生對集成電路建立直觀的感性認(rèn)識，充分激發(fā)教師和學(xué)生在教學(xué)活動(dòng)中的主動(dòng)性和互動(dòng)性，提高教學(xué)效率和教學(xué)質(zhì)量。

2 實(shí)踐教學(xué)內(nèi)容的改革

實(shí)踐教學(xué)的目的是依托主流的集成電路設(shè)計(jì)實(shí)驗(yàn)平臺，讓學(xué)生初步掌握集成電路設(shè)計(jì)流程和基本的集成電路設(shè)計(jì)能力，為今后走上工作崗位打下堅(jiān)實(shí)的基礎(chǔ)。傳統(tǒng)的教學(xué)方式是老師提前編好實(shí)驗(yàn)指導(dǎo)書，學(xué)生按照實(shí)驗(yàn)指導(dǎo)書的要求，一步步來完成實(shí)驗(yàn)。傳統(tǒng)的實(shí)驗(yàn)方式不能很好調(diào)動(dòng)學(xué)生的積極性，再加上考核方式比較單一，學(xué)生對集成電路設(shè)計(jì)的概念和流程比較模糊，為了打破這種局面，實(shí)踐環(huán)節(jié)采用與企業(yè)密切相關(guān)的工程項(xiàng)目來完成。項(xiàng)目化實(shí)踐環(huán)節(jié)可以充分發(fā)揮學(xué)生的主動(dòng)性，使學(xué)生能夠積極參與到教學(xué)當(dāng)中，從而更好的完成教學(xué)目標(biāo)，同時(shí)也能夠增強(qiáng)學(xué)生的工程意識和合作意識。

實(shí)踐環(huán)節(jié)選取CMOS帶隙基準(zhǔn)電壓源作為本次實(shí)踐教學(xué)的項(xiàng)目。該項(xiàng)目來源于企業(yè)，是數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器的一個(gè)重要的組成模塊。本項(xiàng)目從電路設(shè)計(jì)、電路仿真、版圖設(shè)計(jì)、版圖驗(yàn)證等流程對學(xué)生做全面的訓(xùn)練，使學(xué)生對集成電路設(shè)計(jì)流程有深刻的認(rèn)識。學(xué)生要理解CMOS帶隙基準(zhǔn)電壓源的原理，參與到整個(gè)設(shè)計(jì)過程中，對整個(gè)電路進(jìn)行仿真測試，驗(yàn)證其功能的正確性，然后進(jìn)行各個(gè)元件的設(shè)計(jì)及布局布線，最后對版圖進(jìn)行了規(guī)則檢查和一致性檢查，完成整個(gè)電路的版圖設(shè)計(jì)和版圖原理圖比對，生成GDS II文件用于后續(xù)流片[2]。

CMOS帶隙基準(zhǔn)電壓源設(shè)計(jì)項(xiàng)目可分為四個(gè)部分啟動(dòng)電路、提供偏置電路、運(yùn)算放大器和帶隙基準(zhǔn)的核心電路部分。電路設(shè)計(jì)可由以下步驟來完成：

1）子功能塊電路設(shè)計(jì)及仿真；

2）整體電路參數(shù)調(diào)整及優(yōu)化；

3）基本元器件NMOS/PMOS的版圖；

4）基本單元與電路的版圖；

5）子功能塊版圖設(shè)計(jì)和整體版圖設(shè)計(jì)；

6）電路設(shè)計(jì)與版圖設(shè)計(jì)比對。

在整個(gè)項(xiàng)目化教學(xué)過程，參照企業(yè)項(xiàng)目合作模式將學(xué)生分為4個(gè)項(xiàng)目小組，每個(gè)小組完成一部分電路設(shè)計(jì)及版圖設(shè)計(jì)，每個(gè)小組推選一名專業(yè)能力較強(qiáng)且具有一定組織能力的同學(xué)擔(dān)任組長對小組進(jìn)行管理。這樣做可以在培養(yǎng)學(xué)生設(shè)計(jì)能力的同時(shí)，加強(qiáng)學(xué)生的團(tuán)隊(duì)合作意識。在整個(gè)項(xiàng)目設(shè)計(jì)過程中，以學(xué)生探索和討論為主，教師起引導(dǎo)作用，給學(xué)生合理的建議，引導(dǎo)學(xué)生找出解決問題的方法。項(xiàng)目完成后，根據(jù)項(xiàng)目實(shí)施情況對學(xué)生進(jìn)行考核，實(shí)現(xiàn)應(yīng)用型人才培養(yǎng)的目標(biāo)。

3 教學(xué)改革效果與創(chuàng)新

理論教學(xué)改革采用計(jì)算機(jī)輔助教學(xué)，以多媒體教學(xué)為主，結(jié)合板書教學(xué)，對集成電路材料和工藝有直觀感性的認(rèn)識，學(xué)生的課堂效率明顯提高，課堂氣氛活躍，師生互動(dòng)融洽。實(shí)踐環(huán)節(jié)改革通過項(xiàng)目化教學(xué)方式，學(xué)生對該課程的學(xué)習(xí)興趣明顯提高，設(shè)計(jì)目標(biāo)明確，在設(shè)計(jì)過程中學(xué)會(huì)了查找文獻(xiàn)資料，學(xué)會(huì)與人交流，溝通的能力也得到提高。同時(shí)項(xiàng)目化教學(xué)方式使學(xué)生對集成電路的設(shè)計(jì)特點(diǎn)及設(shè)計(jì)流程有了整體的認(rèn)識和把握，對元件的版圖設(shè)計(jì)流程有了一定的認(rèn)識。學(xué)生已經(jīng)初步掌握了集成電路的設(shè)計(jì)方法，但要達(dá)到較高的設(shè)計(jì)水平，設(shè)計(jì)出性能良好的器件，還需要在以后的工作中不斷總結(jié)經(jīng)驗(yàn)[3]。

4 存在問題及今后改進(jìn)方向

集成電路設(shè)計(jì)課程改革雖然取得了一定的成果，但仍存在一些問題：由于微電子技術(shù)發(fā)展速度很快，最新的行業(yè)技術(shù)在課堂教學(xué)中體現(xiàn)較少；學(xué)生實(shí)踐能力不高，動(dòng)手能力不強(qiáng)。

針對上述問題，我們提出如下解決方法：

1）在課堂教學(xué)中及時(shí)引進(jìn)行業(yè)最新發(fā)展趨勢和（下轉(zhuǎn)第220頁）（上接第235頁）技術(shù)，使學(xué)生能夠及時(shí)接觸到行業(yè)前沿知識，增加與企業(yè)的合作；

2）加大實(shí)驗(yàn)室開放力度，建立一個(gè)開放的實(shí)驗(yàn)室供學(xué)生在課余時(shí)間自由使用，為學(xué)生提供實(shí)踐機(jī)會(huì)，并且鼓勵(lì)能力較強(qiáng)的學(xué)生參與到教師研項(xiàng)目當(dāng)中。

【參考文獻(xiàn)】

[1]段吉海.“半導(dǎo)體集成電路”課程建設(shè)與教學(xué)實(shí)踐[J].電氣電子教學(xué)學(xué)報(bào)，2007，05（29）.

第2篇：集成電路設(shè)計(jì)規(guī)則范文

關(guān)鍵詞：版圖設(shè)計(jì)；九天EDA系統(tǒng)；D觸發(fā)器

Full-Custom Layout Design Based on the Platform

of Zeni EDA System

YANG Yi-zhong , XIE Guang-jun, Dai Cong-yin

（Dept. of Applied Physics, Hefei University of Technology, Hefei 230009, China）

Abstract: Layout of D flip-flop based on some basic units such as inverter has been designed by using platform of Zeni EDA software system produced by China Integrated Circuit Design Center, adopting 0.6um Si-gate CMOS process, following a full-custom IC design flow of back-end, i.e. the construction of basic cell libraries, placement & routing and then layout verification, which is used for data collection unit. Layout design technique about elementary logic gate of digital circuit has been discussed in detail. The layout has been used in an IC. The result shows that design using Zeni EDA software system satisfies design requirement exactly.

Key words: layout design; Zeni EDA system; D flip-flop

1引言

集成電路（Integrated Circuit，IC）把成千上萬的電子元件包括晶體管、電阻、電容甚至電感集成在一個(gè)微小的芯片上。集成電路版圖設(shè)計(jì)的合理與否、正確與否直接影響到集成電路產(chǎn)品的最終性能[1]。目前，集成電路版圖設(shè)計(jì)的EDA （ Electronic Design Automation）工具較多，但主流的集成電路版圖設(shè)計(jì)的EDA工具價(jià)格昂貴，而我國自主開發(fā)的九天EDA系統(tǒng)，具有很高的性價(jià)比，為我們提供了理想的集成電路設(shè)計(jì)工具。

2基本概念

2.1 版圖

版圖是將三維的立體結(jié)構(gòu)轉(zhuǎn)換為二維平面上的幾何圖形的設(shè)計(jì)過程，是一組相互套合的圖形，各層版圖相應(yīng)于不同的工藝步驟，每一層版圖用不同的圖案來表示。它包括了電路尺寸、各層拓?fù)涠x等器件的相關(guān)物理信息，是設(shè)計(jì)者交付給代工廠的最終輸出。

2.2 版圖設(shè)計(jì)

它將電路設(shè)計(jì)中的每一個(gè)元器件包括晶體管、電阻、電容等以及它們之間的連線轉(zhuǎn)換成集成電路制造所需要的版圖信息。主要包括圖形劃分、版圖規(guī)劃、布局布線及壓縮等步驟[2]。版圖設(shè)計(jì)是實(shí)現(xiàn)集成電路制造的必不可少的環(huán)節(jié)，它不僅關(guān)系到集成電路的功能是否正確，而且會(huì)在一定程度上影響集成電路的性能、面積、成本與功耗及可靠性等[3]。版圖設(shè)計(jì)是集成電路從設(shè)計(jì)走向制造的橋梁。

2.3 集成電路版圖實(shí)現(xiàn)方法

集成電路版圖實(shí)現(xiàn)方法可以分為全定制（Full-Custom）設(shè)計(jì)和半定制（Semi-Custom）設(shè)計(jì)[4]。半定制設(shè)計(jì)方法包括門陣列設(shè)計(jì)方法、門海設(shè)計(jì)方法、標(biāo)準(zhǔn)單元設(shè)計(jì)方法、積木塊設(shè)計(jì)方法及可編程邏輯器件設(shè)計(jì)方法等。全定制設(shè)計(jì)方法是利用人機(jī)交互圖形系統(tǒng)，由版圖設(shè)計(jì)人員從每一個(gè)半導(dǎo)體器件的圖形、尺寸開始設(shè)計(jì)，直至整個(gè)版圖的布局和布線。全定制設(shè)計(jì)的特點(diǎn)是針對每一個(gè)元件進(jìn)行電路參數(shù)和版圖參數(shù)的優(yōu)化，可以得到最佳的性能以及最小的芯片尺寸，有利于提高集成度和降低生產(chǎn)成本。隨著設(shè)計(jì)自動(dòng)化的不斷進(jìn)步，全定制設(shè)計(jì)所占比例逐年下降[5]。

3九天EDA系統(tǒng)簡介

華大電子推廣的應(yīng)用的九天EDA系統(tǒng)是我國自主研發(fā)的大規(guī)模集成電路設(shè)計(jì)EDA工具，與國際上主流EDA系統(tǒng)兼容，支持百萬門級的集成電路設(shè)計(jì)規(guī)模，可進(jìn)行國際通用的標(biāo)準(zhǔn)數(shù)據(jù)格式轉(zhuǎn)換，它已經(jīng)在商業(yè)化的集成電路設(shè)計(jì)公司以及東南大學(xué)等國內(nèi)二十多所高校中得到了應(yīng)用，特別是在模擬和高速集成電路的設(shè)計(jì)中發(fā)揮了作用，成功開發(fā)出了許多實(shí)用的集成電路芯片[6]。其主要包括下面幾個(gè)部分[7]：ZeniSE（ Schematic Editor）原理圖編輯工具，它可以進(jìn)行EDIF格式轉(zhuǎn)換，支持第三方的Spice仿真嵌入； ） ZeniPDT （ Physical Design Tool）版圖編輯工具；它能提供多層次、多視窗、多單元的版圖編輯功能，同時(shí)能夠支持百萬門規(guī)模的版圖編輯操作；ZeniVERI （ Physical Design Verification Tools）版圖驗(yàn)證工具它可以進(jìn)行幾何設(shè)計(jì)規(guī)則檢查（DRC） 、電學(xué)規(guī)則檢查（ ERC） 及邏輯圖網(wǎng)表和版圖網(wǎng)表比較（LVS）等。

版圖設(shè)計(jì)用到的工具模塊是ZeniPDT，它具備層次化編輯和在線設(shè)計(jì)規(guī)則檢查能力，并提供標(biāo)準(zhǔn)數(shù)據(jù)寫出接口。其設(shè)計(jì)流程如圖1所示[8]，

4設(shè)計(jì)實(shí)例

任何一個(gè)CMOS數(shù)字電路系統(tǒng)都是由一些基本的邏輯單元（非門、與非門、或非門等）組成，而基本單元版圖的設(shè)計(jì)是基于晶體管級的電路圖設(shè)計(jì)的。因而在版圖設(shè)計(jì)中，主要涉及到如何設(shè)計(jì)掩膜版的形狀、如何排列晶體管、接觸孔的位置的安排以及信號引線的位置安排等。以下以一個(gè)用于數(shù)據(jù)采集的D觸發(fā)器為例進(jìn)行設(shè)計(jì)。

4.1 D觸發(fā)器電路圖及工作原理

D觸發(fā)器電路圖，如圖2所示，此電路圖是通過九天EDA系統(tǒng)工具的ZSE模塊構(gòu)建的，其基本工作原理是：首先設(shè)置CLB=1。當(dāng)時(shí)鐘信號CLK=0時(shí)，DATA信號通過導(dǎo)通的TG1進(jìn)入主寄存器單元，從寄存器由于TG4的導(dǎo)通而形成閉合環(huán)路，鎖存原來的信號，維持輸出信號不變。當(dāng)CLK從0跳變到1時(shí)，主寄存器單元由于TG2的導(dǎo)通而形成閉合回路，鎖存住上半拍輸入的DATA信號，這個(gè)信號同時(shí)又通過TG3經(jīng)一個(gè)與非門和一個(gè)反相器到達(dá)Q端輸出。當(dāng)CLK再從1跳變到0時(shí)，D觸發(fā)器又進(jìn)入輸入信號并鎖存原來的輸出狀態(tài)。對于記憶單元有時(shí)必須進(jìn)行設(shè)置，電路中的CLB信號就擔(dān)當(dāng)了觸發(fā)器置0 的任務(wù)。當(dāng)CLB=0時(shí)，兩個(gè)與非門的輸出被強(qiáng)制置到1，不論時(shí)鐘處于0還是1，輸出端Q均被置為0。

4.2 D觸發(fā)器子單元版圖設(shè)計(jì)

圖2所示的D觸發(fā)器由五個(gè)反相器、兩個(gè)與非門、兩個(gè)傳輸門和兩個(gè)鐘控反相器組成。選擇適當(dāng)?shù)倪壿嬮T單元版圖，用這些單元模塊構(gòu)成D觸發(fā)器。

對于全定制的集成電路版圖設(shè)計(jì)，需要工作平臺，包括設(shè)計(jì)硬件、設(shè)計(jì)使用的EDA軟件以及版圖設(shè)計(jì)的工藝文件和規(guī)則文件。此D觸發(fā)器的設(shè)計(jì)硬件是一臺SUN Ultra10工作站，設(shè)計(jì)軟件是九天EDA系統(tǒng)，采用0.6um硅柵CMOS工藝。

CMOS反相器是數(shù)字電路中最基本單元，由一對互補(bǔ)的MOS管組成。上面為PMOS管（負(fù)載管），下面為NMOS管（驅(qū)動(dòng)管）。由反相器電路的邏輯“非”功能可以擴(kuò)展出“與非”、“或非”等基本邏輯電路，進(jìn)而得到各種組合邏輯電路和時(shí)序邏輯電路。

在電路圖中，各器件端點(diǎn)之間所畫的線表示連線，可以用兩條線的簡單交叉來表示。但對于具體的物理版圖設(shè)計(jì)，必須關(guān)心不同連線層之間物理上的相互關(guān)系。在硅CMOS工藝中，不能把N型和 P型擴(kuò)散區(qū)直接連接。因此，在物理結(jié)構(gòu)上必須有一種實(shí)現(xiàn)簡單的漏極之間的連接方法。例如，在物理版圖中至少需要一條連線和兩個(gè)接觸孔。這條連線通常采用金屬線。可得如圖3（a）所示的反相器的局部的符號電路版圖。同理，可以通過金屬線和接觸孔制作MOS管源端連接到電源VDD和地VSS的簡單連線，如圖3（b）所示。電源線和地線通常采用金屬線，柵極連接可以用簡單的多晶硅條制作。圖3（c）給出了最后的符號電路版圖。

通過九天版圖設(shè)計(jì)工具繪制的反相器版圖如圖4所示。其他基本單元的版圖可依此建立。

4.3 D觸發(fā)器版圖設(shè)計(jì)

先建立一個(gè)名為DFF的庫，然后把建立的各個(gè)單元版圖保存在DFF庫中，同時(shí)在庫中建立名為dff的新單元。調(diào)用各子單元，并進(jìn)行相應(yīng)D觸發(fā)器的版圖布局，接著就是單元間的連線。主要用到的層是金屬1、金屬2和多晶硅進(jìn)行連接布線。接觸孔是用來連接有源區(qū)和金屬1，通孔用來連接金屬1和金屬2，多晶硅和多晶硅以及相同層金屬之間可以直接連接。版圖設(shè)計(jì)完成后，再利用版圖驗(yàn)證工具ZeniVERI對該版圖進(jìn)行了版圖驗(yàn)證。最后，經(jīng)過驗(yàn)證后D觸發(fā)器的版圖如圖5所示。

5結(jié)語

在分析CMOS 0.6um設(shè)計(jì)規(guī)則和工藝文件后，采用九天EDA系統(tǒng)，以D觸發(fā)器為例進(jìn)行了版圖設(shè)計(jì)。實(shí)踐表明，九天EDA系統(tǒng)工具具有很好的界面和處理能力。該版圖已用于相關(guān)芯片的設(shè)計(jì)中，設(shè)計(jì)的D觸發(fā)器完全符合設(shè)計(jì)要求。

參考文獻(xiàn)

[1] Chen A, Chen V, Hsu C. Statistical multi-objective optimization and its application to IC layout design for E-tests[C]. 2007 International Symposium on Semiconductor Manufacturing, ISSM - Conference Proceedings, 2007, 138-141.

[2] 程未, 馮勇建, 楊涵. 集成電路版圖（layout） 設(shè)計(jì)方法與實(shí)例[J]. 現(xiàn)代電子技術(shù), 2003, 26 （3） : 75-78.

[3] 王兆勇, 胡子陽, 鄭楊. 自動(dòng)布局布線及驗(yàn)證研究[J]. 微處理機(jī), 2008,1:3132.

[4] 王志功, 景為平. 集成電路設(shè)計(jì)技術(shù)與工具[M]. 南京:東南大學(xué)出版社, 2007:6-11.

[5] Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic. 周潤德譯. 數(shù)字集成電路――電路、系統(tǒng)與設(shè)計(jì)（第二版）[M], 北京:電子工業(yè)出版社, 2006, 48-51.

[6] 易茂祥, 毛劍波, 楊明武等. 基于華大EDA軟件的實(shí)驗(yàn)教學(xué)研究[J]. 實(shí)驗(yàn)科學(xué)與技術(shù), 2006, 5:71-72.

[7] China Integrated Circuit Design Center. Zeni Manual Version 3.2, 2004.

[8] 施敏, 徐晨. 基于九天EDA系統(tǒng)的集成電路版圖設(shè)計(jì)[J]. 南通工學(xué)院學(xué)報(bào)（自然科學(xué)版） , 2004, 3 （4）:101-103.

第3篇：集成電路設(shè)計(jì)規(guī)則范文

關(guān)鍵詞：集成電路版圖；CD4002B；芯片解析

作者簡介：王健（1965-），男，遼寧沈陽人，沈陽化工大學(xué)信息工程學(xué)院，副教授；樊立萍（1966-），女，山東淄博人，沈陽化工大學(xué)信息工程學(xué)院，教授。（遼寧　沈陽　110142）

中圖分類號：G642.0?????文獻(xiàn)標(biāo)識碼：A?????文章編號：1007-0079（2012）31-0050-02

“集成電路版圖設(shè)計(jì)”是一門講授集成電路版圖版圖工作原理、設(shè)計(jì)方法和計(jì)算機(jī)實(shí)現(xiàn)的課程，是電子科學(xué)與技術(shù)專業(yè)及相關(guān)電類專業(yè)課程體系中一門重要的專業(yè)課。[1]該課程一般以“模擬電子技術(shù)基礎(chǔ)”、“數(shù)字電子技術(shù)基礎(chǔ)”和“半導(dǎo)體器件”為先修課程，主要講授集成電路雙極工藝和CMOS工藝的基本流程、版圖基本單元的工作原理和結(jié)構(gòu)特點(diǎn)，以及布局布線的設(shè)計(jì)方法。[2]其目的是指導(dǎo)學(xué)生掌握集成電路版圖分析與設(shè)計(jì)技術(shù)，提高學(xué)生實(shí)踐能力和綜合解決問題的能力。由于集成電路芯片外層有封裝，學(xué)生在學(xué)習(xí)該課程前對版圖無直觀認(rèn)識，很多版圖設(shè)計(jì)教材是先講授工藝流程，然后講授單元版圖，最后論述布局布線等內(nèi)容，這樣教學(xué)有悖于從感性到理性的認(rèn)知過程，有礙教學(xué)效果。[3]有的教材在版圖解析方面做了有益嘗試，但由于當(dāng)時(shí)技術(shù)條件限制，采用繪制圖代替芯片解析照片，實(shí)踐性欠佳。為了在有限的學(xué)時(shí)中能夠盡快引導(dǎo)學(xué)生入門，在版圖解析與設(shè)計(jì)兩個(gè)方面的能力都有所提高，筆者將芯片CD4002B解析并應(yīng)用到“集成電路版圖設(shè)計(jì)”課程教學(xué)實(shí)踐中，效果良好。

一、版圖逆向解析

集成電路的設(shè)計(jì)包括邏輯（或功能）設(shè)計(jì)、電路設(shè)計(jì)、版圖設(shè)計(jì)和工藝設(shè)計(jì)。通常有兩種設(shè)計(jì)途徑：正向設(shè)計(jì)、逆向設(shè)計(jì)。[2]

逆向設(shè)計(jì)的作用為仿制和獲得先進(jìn)的集成電路設(shè)計(jì)。逆向設(shè)計(jì)的流程為：提取橫向尺寸，提取縱向尺寸和測試產(chǎn)品的電學(xué)參數(shù)。[2]

對于本科電子科學(xué)與技術(shù)專業(yè)教學(xué)，版圖的逆向設(shè)計(jì)主要是提取芯片的橫向尺寸。提取芯片橫向尺寸方法為：打開封裝，進(jìn)行拍照、拼圖；由產(chǎn)品的復(fù)合版圖提取電路圖、器件尺寸和設(shè)計(jì)規(guī)則；進(jìn)行電路模擬和畫版圖。

二、CD4002B版圖解析

CD4002B是兩個(gè)四輸入或非門芯片，封裝為雙列14針?biāo)芰戏庋b，根據(jù)芯片編號規(guī)則判斷為CMOS工藝制造。該電路具有器件類型全面、電路典型的特點(diǎn)，適用于教學(xué)實(shí)踐。

1.CD4002B芯片版圖拍照

首先將芯片放到濃硝酸中加熱，去掉封裝，用去離子水沖洗、吹干后在顯微鏡下拍照鋁層照片。再將芯片放到鹽酸溶液中漂洗去掉鋁層，用去離子水沖洗、吹干后放到氫氟酸溶液中去掉二氧化硅層，經(jīng)去離子水沖洗、吹干后用染色劑染色，雜質(zhì)濃度高部分顏色變深，沖洗、吹干后在顯微鏡下對無鋁層（有源層）芯片拍照。

采用圖形編輯軟件分別對兩層照片進(jìn)行拼接，獲得版圖照片。

2.芯片版圖分析

通過對CD4002B兩層（鋁層和有源層）照片進(jìn)行分析研究表明：解析的芯片為是一層鋁，且鋁柵極，P阱工藝。該芯片鋁線寬度最小為9微米，柵極寬度為6微米。芯片包含的單元為NMOS、PMOS、反相器、四輸入與非門、電阻、二極管等。

該芯片由兩個(gè)四輸入或非門組成，其中一個(gè)或非門電路圖如圖1所示，其中9、10、11、12管腳為輸入端，14管腳為電源端，13管腳為輸出端和7管腳為地端。四個(gè)輸入端首先分別經(jīng)過一個(gè)反相器，然后接入一個(gè)四輸入與非門，最后經(jīng)過一個(gè)反相器輸出。邏輯關(guān)系經(jīng)過推導(dǎo)和仿真驗(yàn)證為或非門關(guān)系。

為了實(shí)現(xiàn)靜電保護(hù)，在輸入、輸出和電源端分別構(gòu)造靜電保護(hù)。輸入端靜電保護(hù)電路由四個(gè)二極管和一個(gè)限流電阻構(gòu)成；輸出端靜電保護(hù)電路由二個(gè)二極管和一個(gè)限流電阻構(gòu)成；電源端靜電保護(hù)電路由一個(gè)二極管構(gòu)成。

下面以芯片中四輸入與非門版圖和輸入靜電保護(hù)電路說明版圖特點(diǎn)。

該芯片的四輸入與非門版圖如圖2所示。N14、N15、N16、N17為NMOS管，共用一個(gè)P阱，從鋁層分析四個(gè)NMOS管為串聯(lián)關(guān)系。為了節(jié)省面積，相鄰器件源極和漏極共用，即上一個(gè)管子源極是鄰近管子漏極；P14、P15、P16、P17為PMOS管，從鋁層分析四個(gè)NMOS管為并聯(lián)關(guān)系，四個(gè)器件源極相連和漏極相連，提取的電路圖見圖1。

該芯片的輸入管腳都有靜電保護(hù)電路，如圖3所示。其中D5-1、D5-2為兩個(gè)以P阱為P區(qū)的二極管，該管N區(qū)接輸入端，P區(qū)接地；R5為基區(qū)電阻；D5-3、D5-4為以基區(qū)電阻為P區(qū)，襯底為N區(qū)的二極管，其中P區(qū)接電阻，N區(qū)接電源。提取的電路圖見圖1。

三、課程教學(xué)改革

1.教學(xué)大綱的改革

本科生教學(xué)既要注重實(shí)踐教學(xué)又要兼顧理論教學(xué)，不僅要掌握單元的版圖設(shè)計(jì)和軟件使用，還應(yīng)該掌握版圖結(jié)構(gòu)原理。為此確立該課程的基本目標(biāo)為：電路的分析及應(yīng)用，能夠讀懂電路的線路圖，并能進(jìn)行正確分析；版圖識讀和常見基本器件的版圖設(shè)計(jì)；布局布線與驗(yàn)證修改；[4]掌握版圖的失效機(jī)理，并能掌握特殊器件版圖的設(shè)計(jì)方法。

根據(jù)電子科學(xué)與技術(shù)的課程體系，參考幾種教材制定了特色顯著的教學(xué)大綱。該大綱主要內(nèi)容包括：模擬和數(shù)字集成電路基本單元電路和工作原理；雙極工藝、CMOS工藝和BICMOS工藝的介紹；集成電路的失效機(jī)理和防護(hù)措施；三種工藝的中的NPN和PNP晶體管、NMOS和PMOS晶體管、電阻、電容和電感等器件的版圖和工作原理；特殊器件的版圖及工作原理；[5]版圖布局、布線和標(biāo)準(zhǔn)單元設(shè)計(jì)的基本規(guī)則；逆向版圖的識別方法；[2]集成電路設(shè)計(jì)軟件的使用方法。[6]

第4篇：集成電路設(shè)計(jì)規(guī)則范文

關(guān)鍵詞：電子設(shè)計(jì)自動(dòng)化；課程特點(diǎn)；教學(xué)方法

作者簡介：董素鴿（1983-），女，河南葉縣人，鄭州大學(xué)西亞斯國際學(xué)院電子信息工程學(xué)院，助教；李華（1972-），男，河南鄭州人，鄭州大學(xué)西亞斯國際學(xué)院電子信息工程學(xué)院，助教。（河南鄭州451150）

中圖分類號：G642.41     文獻(xiàn)標(biāo)識碼：A     文章編號：1007-0079（2012）11-0046-02

電子設(shè)計(jì)自動(dòng)化（EDA：Electronic Design automation）是將計(jì)算機(jī)技術(shù)應(yīng)用于電子設(shè)計(jì)過程中而形成的一門新技術(shù)，[1]它已經(jīng)被廣泛應(yīng)用于電子電路的設(shè)計(jì)和仿真、集成電路的版圖設(shè)計(jì)、印刷電路板（PCB）的設(shè)計(jì)和可編程器件的編程等各項(xiàng)工作中。

隨著半導(dǎo)體技術(shù)及電子信息工業(yè)的不斷發(fā)展，電子設(shè)計(jì)自動(dòng)化技術(shù)在信息行業(yè)中的應(yīng)用范圍越來越廣泛，應(yīng)用領(lǐng)域也涉及產(chǎn)業(yè)鏈中的幾乎任何一個(gè)環(huán)節(jié)。一方面是社會(huì)上對電子設(shè)計(jì)自動(dòng)化人才的急需，另一方面是我國高校中電子設(shè)計(jì)自動(dòng)化人才培養(yǎng)的落后，兩者之間的矛盾也促使眾多的高校開始在電子信息、微電子技術(shù)等專業(yè)中開設(shè)“電子設(shè)計(jì)自動(dòng)化”課程。如今，該課程已成為眾多信息類學(xué)科的專業(yè)必修課，這為我國電子設(shè)計(jì)自動(dòng)化人才的培養(yǎng)和充實(shí)做出了巨大的貢獻(xiàn)。

“電子設(shè)計(jì)自動(dòng)化”課程教學(xué)效果直接影響著人才培養(yǎng)的質(zhì)量，因此，優(yōu)秀的教學(xué)方法和教學(xué)質(zhì)量是教學(xué)過程中必須重視的。筆者根據(jù)近幾年的教學(xué)經(jīng)歷，總結(jié)經(jīng)驗(yàn)，開拓創(chuàng)新，形成了一套特有的教學(xué)方法，旨在培養(yǎng)出基礎(chǔ)牢、思路清、知識廣、能力強(qiáng)的電子設(shè)計(jì)自動(dòng)化人才。

一、“電子設(shè)計(jì)自動(dòng)化”課程教學(xué)的特點(diǎn)

電子設(shè)計(jì)自動(dòng)化是一個(gè)較為寬泛的概念，它涵蓋了電路設(shè)計(jì)、電路測試與驗(yàn)證、版圖設(shè)計(jì)、PCB板開發(fā)等各個(gè)不同的應(yīng)用范圍。而當(dāng)前“電子設(shè)計(jì)自動(dòng)化”課程設(shè)置多數(shù)側(cè)重電路設(shè)計(jì)部分，即采用硬件描述語言設(shè)計(jì)數(shù)字電路。因此，該課程的教學(xué)具非常突出的特點(diǎn)。

1.既要有廣度，又要有深度

有廣度即在教學(xué)過程中需要把電子設(shè)計(jì)自動(dòng)化所包含的各個(gè)不同的應(yīng)用環(huán)節(jié)都要讓學(xué)生了解，從而使學(xué)生從整個(gè)產(chǎn)業(yè)鏈的角度出發(fā)，把握電子設(shè)計(jì)自動(dòng)化的真正含義，以便于他們建立起一個(gè)全局概念。有深度即在教學(xué)過程中緊抓電路設(shè)計(jì)這個(gè)重點(diǎn)，著重講解如何使用硬件描述語言設(shè)計(jì)硬件電路，使學(xué)生具備電路設(shè)計(jì)的具體技能，并能夠應(yīng)用于實(shí)踐和工作當(dāng)中。

2.突出硬件電路設(shè)計(jì)的概念

在眾多高校開設(shè)的“電子設(shè)計(jì)自動(dòng)化”課程中，多數(shù)是以硬件描述語言VHDL作為學(xué)習(xí)重點(diǎn)的。而VHDL語言是一門比較特殊的語言，與C語言、匯編語言等存在很大的不同。因此，在教學(xué)過程中首先要讓學(xué)生明白這門語言與前期所學(xué)的其他語言的區(qū)別，并通過實(shí)例，如CPU的設(shè)計(jì)及制造過程，讓學(xué)生明白VHDL等硬件描述語言的真正用途，并將硬件電路設(shè)計(jì)的概念貫穿整個(gè)教學(xué)過程。

3.理論與實(shí)踐并重

“電子設(shè)計(jì)自動(dòng)化”是一門理論性與實(shí)踐性都很強(qiáng)的課程，必須兩者并重，才能收到良好的教學(xué)效果。在理論學(xué)習(xí)中要突顯語法要點(diǎn)和電路設(shè)計(jì)思想，[2]并通過實(shí)踐將這些語法與設(shè)計(jì)思想得以加強(qiáng)和鞏固，同時(shí)在實(shí)踐中鍛煉學(xué)生的創(chuàng)新能力。

二、“電子設(shè)計(jì)自動(dòng)化”課程教學(xué)方法總結(jié)

良好的教學(xué)方法能起到事半功倍的效果。因此，針對“電子設(shè)計(jì)自動(dòng)化”課程的教學(xué)特點(diǎn)，筆者根據(jù)近幾年的教學(xué)經(jīng)驗(yàn)總結(jié)了一些行之有效的教學(xué)方法。

1.以生動(dòng)的形式帶領(lǐng)學(xué)生進(jìn)入電子設(shè)計(jì)自動(dòng)化的世界

電子設(shè)計(jì)自動(dòng)化對學(xué)生來說是一個(gè)全新的概念。如何讓他們能夠快速地進(jìn)入到這個(gè)世界中，并了解這個(gè)世界的大概，從而對這個(gè)領(lǐng)域產(chǎn)生興趣，是每個(gè)老師在這門課授課之前必須要做的一件事情。教師可以采用一些現(xiàn)代化的多媒體授課技術(shù)，讓學(xué)生更直觀地了解電子設(shè)計(jì)自動(dòng)化。由于電子設(shè)計(jì)自動(dòng)化是一個(gè)很抽象的概念，因此，可以通過播放視頻、圖片等一些比較直觀的內(nèi)容來讓學(xué)生了解這個(gè)領(lǐng)域。從學(xué)生最熟悉的電腦CPU引入，通過一段“CPU從設(shè)計(jì)到制造過程”的視頻，讓學(xué)生了解集成電路設(shè)計(jì)與制造的流程與方法，并引出集成電路這個(gè)概念。

通過早期的集成電路與現(xiàn)在的集成電路的圖片對比，引出EDA的概念，并詳細(xì)講解EDA對于集成電路行業(yè)的發(fā)展所作的巨大貢獻(xiàn)。在教學(xué)過程中，通過向?qū)W生介紹一些使用EDA技術(shù)實(shí)現(xiàn)的當(dāng)前比較主流的產(chǎn)品及其應(yīng)用，提高學(xué)生對EDA的具體認(rèn)識。這些方法不僅使學(xué)生對EDA相關(guān)的產(chǎn)業(yè)有了相應(yīng)的了解，更激發(fā)了學(xué)生的學(xué)習(xí)興趣，使學(xué)生能夠踴躍地投入到“電子設(shè)計(jì)自動(dòng)化”的學(xué)習(xí)中。

2.以實(shí)例展開理論教學(xué)

“電子設(shè)計(jì)自動(dòng)化”的學(xué)習(xí)內(nèi)容包含三大部分：[3]硬件描述語言（以VHDL語言為學(xué)習(xí)對象）、開發(fā)軟件（以QUARTUS II為學(xué)習(xí)對象）和實(shí)驗(yàn)用開發(fā)板（以FPGA開發(fā)板為學(xué)習(xí)對象）。

硬件描述語言的學(xué)習(xí)屬于理論學(xué)習(xí)部分，是重中之重。對于一門編程語言的學(xué)習(xí)來說，語法和編程思想是學(xué)習(xí)要點(diǎn)。在傳統(tǒng)的編程語言學(xué)習(xí)的過程中，通常都是將語法作為主線，結(jié)合語法實(shí)例逐漸形成編程思想。這種學(xué)習(xí)方法會(huì)使學(xué)生陷入到學(xué)編程語言就是學(xué)習(xí)語法的誤區(qū)中，不僅不能學(xué)到精髓，還會(huì)因?yàn)榭菰锓ξ抖a(chǎn)生厭倦感。

如何能使學(xué)生既能掌握電路設(shè)計(jì)的方法，又輕松掌握語法規(guī)則是一個(gè)教學(xué)難題。筆者改變傳統(tǒng)觀念，將編程思想的學(xué)習(xí)作為教學(xué)主線，在理論學(xué)習(xí)過程中，以具體電路實(shí)例為基礎(chǔ)，引導(dǎo)學(xué)生從分析電路的功能入手，熟悉將電路功能轉(zhuǎn)換為相應(yīng)的程序語句的過程，并掌握如何將這些語句按照規(guī)則組織成一個(gè)完整無誤的程序。在此過程中，不斷引入新的語法規(guī)則。由于整個(gè)過程中學(xué)生的思考重點(diǎn)都放在電路功能的實(shí)現(xiàn)上，而語法的學(xué)習(xí)就顯得不那么突兀，也不會(huì)產(chǎn)生厭倦感。由于語法時(shí)刻都需要用到且容易忘記，因此在后期的實(shí)例講解過程中需要不斷地鞏固之前所學(xué)過的語法現(xiàn)象，以避免學(xué)生遺忘，以此讓學(xué)生明白，學(xué)習(xí)編程語言的真正目的是為了應(yīng)用于電路設(shè)計(jì)。通過一些實(shí)踐，學(xué)生體會(huì)到語言學(xué)習(xí)的成就感，進(jìn)一步提高了學(xué)習(xí)興趣，此方法收到了良好的教學(xué)效果。

3.將硬件電路設(shè)計(jì)的概念貫穿始終

硬件描述語言與軟件語言有本質(zhì)區(qū)別。很多學(xué)生由于不了解硬件描述語言的特點(diǎn)，在學(xué)習(xí)過程中很容易將之前所學(xué)的C語言等軟件編程語言的思維慣性的應(yīng)用于VHDL語言的學(xué)習(xí)過程中，這對于掌握硬件電路設(shè)計(jì)的實(shí)質(zhì)有非常大的阻礙。因此，在教學(xué)過程中，從最初引入到最后設(shè)計(jì)電路，都要始終將硬件電路設(shè)計(jì)的概念和思維方式貫穿其中。

在講述應(yīng)用實(shí)例時(shí)，需要向?qū)W生分析該例中的語句和硬件電路的關(guān)系，并強(qiáng)調(diào)這些語句與軟件語言的區(qū)別。以if語句為例，在VHDL語言中，if語句的不同應(yīng)用可以產(chǎn)生不同的電路結(jié)構(gòu)。完整的if語句產(chǎn)生純組合電路，不完整的if語句將產(chǎn)生時(shí)序電路，如果應(yīng)用不當(dāng)，會(huì)在電路中引入不必要的存儲單元，增加電路模塊，耗費(fèi)資源。[4]而對于軟件語言，并沒有完整if語句與不完整if語句之分。為了讓學(xué)生更深刻地理解不同的if語句對應(yīng)的硬件電路結(jié)構(gòu)特性，可以通過一個(gè)小實(shí)例綜合之后的電路結(jié)構(gòu)圖來說明。

如以下兩個(gè)程序：

（1）entity muxab is

port（a，b：in bit；

y：out bit）；

end；

architecture behave of muxab is

begin

process（a，b）

begin

if a>b then y

elsif a

end if；

end process；

end；

（2）entity muxab is

port（a，b：in bit；

y：out bit）；

end；

architecture behave of muxab is

begin

process（a，b）

begin

if a>b then y

else y

end if；

end process；

end；

（1）（2）兩個(gè)程序唯一的不同點(diǎn)在于：程序（1）中使用的是elsif語句，是一個(gè)不完整的if語句描述，而程序（2）使用的是else語句，是一個(gè)完整的if語句描述。這一條語句的區(qū)別卻決定了兩個(gè)程序的電路結(jié)構(gòu)有很大的不同。（1）綜合的結(jié)果是一個(gè)時(shí)序電路，電路結(jié)構(gòu)復(fù)雜，如圖1所示。而（2）綜合的結(jié)果是一個(gè)純組合電路，電路結(jié)構(gòu)非常簡單，如圖2所示。通過綜合后的電路圖比較，學(xué)生更深刻理解這兩類語句的區(qū)別。

強(qiáng)化硬件電路設(shè)計(jì)的思想，可以促使學(xué)生逐漸形成一種規(guī)范、高效、資源節(jié)約的設(shè)計(jì)風(fēng)格，培養(yǎng)一個(gè)優(yōu)秀的硬件電路設(shè)計(jì)工程師。

4.通過實(shí)踐拓展強(qiáng)化學(xué)生動(dòng)手能力

“電子設(shè)計(jì)自動(dòng)化”是一門實(shí)用性很強(qiáng)的課程，學(xué)生在學(xué)完該課程后必須具備一定的硬件電路設(shè)計(jì)和調(diào)試的能力，因此在教學(xué)中需要不斷地用實(shí)踐訓(xùn)練來強(qiáng)化學(xué)生在課堂所學(xué)習(xí)的理論知識，并使他們達(dá)到能夠獨(dú)立設(shè)計(jì)較復(fù)雜硬件電路的能力。

筆者在教學(xué)過程中鼓勵(lì)學(xué)生將課程實(shí)踐和畢業(yè)設(shè)計(jì)內(nèi)容相結(jié)合的方法，讓學(xué)生強(qiáng)化實(shí)踐能力，收到了良好的效果。學(xué)習(xí)“電子設(shè)計(jì)自動(dòng)化”課程的學(xué)生基本上都是即將進(jìn)入大四，此時(shí)他們的畢業(yè)設(shè)計(jì)已經(jīng)開始進(jìn)入選題，開始了初步設(shè)計(jì)的過程。筆者先在實(shí)驗(yàn)課堂向?qū)W生布置一些常用硬件電路設(shè)計(jì)的題目，比如交通燈、自動(dòng)售貨機(jī)、電梯控制器等，讓學(xué)生體會(huì)電子設(shè)計(jì)自動(dòng)化課程的實(shí)用性，激發(fā)他們的思考和學(xué)習(xí)興趣。在此基礎(chǔ)上分組組建實(shí)踐小團(tuán)隊(duì)，讓每組學(xué)生共同完成一個(gè)較復(fù)雜的電路系統(tǒng)，比如遙控小車、溫度測控系統(tǒng)等，鼓勵(lì)他們將所做的內(nèi)容與畢業(yè)設(shè)計(jì)對接。其中大部分同學(xué)通過這些訓(xùn)練都可以掌握硬件電路設(shè)計(jì)的基本方法和流程，有一部分同學(xué)還能設(shè)計(jì)出比較出色的作品。此過程不僅讓學(xué)生體會(huì)到了學(xué)習(xí)知識的快樂，也培養(yǎng)了他們的團(tuán)隊(duì)協(xié)作精神，為他們以后的繼續(xù)深造和工作做了鋪墊。

三、結(jié)束語

掌握“電子設(shè)計(jì)自動(dòng)化”課程的特點(diǎn)，有針對性地改善教學(xué)方法，充分調(diào)動(dòng)學(xué)生的學(xué)習(xí)積極性，強(qiáng)化理論和實(shí)踐教學(xué)相結(jié)合，一方面使學(xué)生把握課程的全局性，了解和熟悉電子設(shè)計(jì)自動(dòng)化行業(yè)的狀況和最新動(dòng)態(tài)；另一方面培養(yǎng)學(xué)生具有扎實(shí)的理論基礎(chǔ)和良好的動(dòng)手能力，培養(yǎng)出厚基礎(chǔ)、重實(shí)踐、有創(chuàng)新的高素質(zhì)人才，具有重要的社會(huì)意義。

參考文獻(xiàn)：

[1]潘松,黃繼業(yè).EDA技術(shù)與VHDL(第二版)[M].北京:清華大學(xué)出版社,2007.

[2]Roth,C.H.數(shù)字系統(tǒng)設(shè)計(jì)與VHDL[M].金明錄,劉倩,譯.北京:電子工業(yè)出版社,2008.

第5篇：集成電路設(shè)計(jì)規(guī)則范文

關(guān)鍵詞：跨導(dǎo)運(yùn)算放大器；增益增強(qiáng)；全差動(dòng);開關(guān)電容共模反饋

中圖分類號：TN402 文獻(xiàn)標(biāo)識碼：B

文章編號：1004373X(2008)0507903

A Fully Differential Gain-Boosted Operational Transconductance Amplifier

WU Xiaolei1，GONG Min1，CHEN Lan2

(1.School of Physical Science and Technology,Sichuan University,Chengdu,610065,China;

2.Institute of Microelectronics,Chinese Academy of Science,Beijing,100029,China)

Abstract：A low voltage fully differential gain-boosted CMOS operational transconductance amplifier is designed.The main op amp is a folded-cascode op amp with a pair of PMOS inputs,and two auxiliary op amps are designed to enhance the output impedance and the open loop gain.The main op amp emploies an improved SC-CMFB circuit,which characterizes faster settling time and higher accuracy than the traditional circuit.The OTA is designed in SMIC 0.18μm mixed-signal CMOS technology with 1.8V power supply.The simulation results show that the DC open-loop gain is 92-2 dB and the unity-gain bandwidth is 504 MHz.

Keywords：

OTA;gain-boosted;fully differential;switched-capacitor CMFB

1 引 言

在模擬集成電路設(shè)計(jì)領(lǐng)域，如在開關(guān)電容濾波器、AD轉(zhuǎn)換器等電路中，運(yùn)算跨導(dǎo)放大器(OTA)是十分重要的模塊。在運(yùn)放的設(shè)計(jì)中，他的各項(xiàng)參數(shù)之間存在著折衷。開環(huán)直流增益和單位增益帶寬(GBW)是兩個(gè)重要的參數(shù)，開環(huán)直流增益決定著運(yùn)算放大器的精度，比如要保證增益誤差在0-01%~0-1%以內(nèi)，至少需要60~80 dB的低頻增益;GBW則決定著運(yùn)放的速度。

相對于單端輸出的運(yùn)放，全差動(dòng)運(yùn)放有以下優(yōu)點(diǎn)[1]：對共模噪聲的抑制；較大的輸出擺幅；消除偶次諧波失真；在開關(guān)電容電路中可以通過增加一個(gè)開關(guān)消除電荷注入效應(yīng)[2]。因此盡管全差動(dòng)運(yùn)放需要額外的共模反饋(CMFB)電路來穩(wěn)定輸出電壓，但目前高性能模擬電路仍大多采用全差動(dòng)的工作方式。

在深亞微米設(shè)計(jì)中，溝道長度調(diào)制效應(yīng)隨著溝道長度的縮短越來越明顯，使得器件的本征增益受到限制，而增益增強(qiáng)技術(shù)[3]可以有效提高運(yùn)放的增益并且不會(huì)影響頻率特性。本文采用增益增強(qiáng)技術(shù)，在1-8 V電源電壓下，設(shè)計(jì)了一種全差動(dòng)低功耗的運(yùn)算跨導(dǎo)放大器。采用一種改進(jìn)的SC- CMFB電路，在不占用更多芯片面積的前提下有更快的建立時(shí)間和更高的精度。

2 電路原理與結(jié)構(gòu)

2.1 電路原理與結(jié)構(gòu)

如圖1所示，在兩條共源共柵支路上，輔助運(yùn)放A1和A2從支路電流取樣，控制M3~M6的柵極電壓，相當(dāng)于給M3~M6引入了電流串聯(lián)負(fù)反饋，由負(fù)反饋的理論[1]可知，這種類型的負(fù)反饋將使每條支路輸出阻抗提高A1或A2倍。

在沒有兩個(gè)輔助運(yùn)放A1和A2時(shí)，輸出點(diǎn)的阻抗為：

2.2 主運(yùn)放結(jié)構(gòu)的選擇

目前流行的OTA結(jié)構(gòu)中，套筒結(jié)構(gòu)有最優(yōu)秀的性能，但遺憾的是他的輸出擺幅受限，因此不適用于低電壓設(shè)計(jì)。折疊共源共柵結(jié)構(gòu)有更大的輸出擺幅以及可以使輸入和輸出短接，共模輸入電平也更容易選取，所以得到了廣泛的應(yīng)用。本設(shè)計(jì)主運(yùn)放采用折疊共源共柵結(jié)構(gòu)，總體電路如圖1所示。

選擇P管使得次極點(diǎn)較遠(yuǎn)，有較好的頻率特性，并優(yōu)化了1/f噪聲。另外對于Gain-Boost，后面會(huì)看到輔助運(yùn)放單位增益頻率的選擇也受到主運(yùn)放帶寬和第一非主極點(diǎn)的限制，P輸入對管兩個(gè)極點(diǎn)距離較遠(yuǎn)，也使得設(shè)計(jì)更為方便。

2.3 輔助運(yùn)放結(jié)構(gòu)

兩個(gè)輔助運(yùn)放也為折疊共源共柵結(jié)構(gòu)，其中A1管輸入共模電平較低，用PMOS作為輸入對管，A2則采用N管輸入。輔助運(yùn)放的共模反饋電路采用連續(xù)時(shí)間共模反饋，因?yàn)檩o助運(yùn)放驅(qū)動(dòng)的負(fù)載電容較小，為不影響帶寬，開關(guān)電容電路勢必需要更小的電容，導(dǎo)致時(shí)鐘饋通效應(yīng)、電荷注入效應(yīng)更加明顯；另外輔助運(yùn)放不需要大的輸出擺幅，采用連續(xù)時(shí)間共模反饋也能使建立時(shí)間更短。輔助運(yùn)放A1及其共模反饋電路如圖2所示(A2結(jié)構(gòu)與此類似)。

3 電路設(shè)計(jì)

3.1 開關(guān)電容共模反饋

主運(yùn)放采用開關(guān)電容共模反饋，具有大的輸出擺幅并且?guī)缀醪幌撵o態(tài)功耗等優(yōu)點(diǎn)。圖3為一種常用的SC-CMFB結(jié)構(gòu)。

在一些手提及電池供電系統(tǒng)中要求有電源關(guān)斷模式以降低功耗，因此開關(guān)電容共模反饋的建立時(shí)間是重要的，他決定了模擬電路從電源開啟或從關(guān)斷模式到激活模式的過渡能否可靠工作?；谝陨峡紤]，本設(shè)計(jì)采用的一種SC-CMFB電路[5],如圖4所示。

SC-CMFB電路何時(shí)開始工作取決于C2上的電壓何時(shí)建立到Vcm-Vb，圖4所示電路在F1和F2兩個(gè)周期都有C1和C2并聯(lián)，給C2充電，理論上講將有比圖3的電路快一倍的建立時(shí)間。另外，由于在C2兩旁的時(shí)鐘總有相反的相位，當(dāng)一個(gè)開啟時(shí)，另一個(gè)關(guān)斷，使得時(shí)鐘饋通效應(yīng)和溝道電荷注入效應(yīng)都得到了抑制，C2的值也可選得更小。

開關(guān)電容的選取原則：

(1) Ct=C1+C2連到了運(yùn)放輸出端，這增加了運(yùn)放的總負(fù)載，要求Ct盡量小；

(2) 共模環(huán)路也要求有足夠的帶寬以抑制共模擾動(dòng)，一般要設(shè)為等于或大于差模環(huán)路帶寬的1/2[4]，這要求Ct不能太?。?/p>

(3) C1和C2的比值決定了電壓收斂的速度(C2,C1以及兩旁的開關(guān)實(shí)際上組成一個(gè)SC的一階低通濾波器，輸入為直流電壓Vcm- Vb)，另外選擇C1大于C2還可以減小電荷注入誤差和泄漏電流誤差。

根據(jù)以上規(guī)則，經(jīng)過計(jì)算和仿真調(diào)整，選擇C1=120 fF，C2=20 fF已能滿足要求。圖5為分別使用圖3和圖4電路的輸出共模電平建立時(shí)間仿真圖，兩種結(jié)構(gòu)選擇相同的總電容。時(shí)鐘周期為50 ns，圖中可見，改進(jìn)的SC-CMFB電路有更快的建立時(shí)間和更理想的穩(wěn)定電壓值。

3.2 輔助運(yùn)放設(shè)計(jì)

在設(shè)計(jì)輔助運(yùn)放時(shí)必須注意零極點(diǎn)的偶對(doublet)現(xiàn)象，如果偶對出現(xiàn)在系統(tǒng)的-3 dB點(diǎn)以內(nèi)，則會(huì)使系統(tǒng)的建立時(shí)間加長。在Gain-Boost中，偶對通常出現(xiàn)在輔助運(yùn)放的單位增益頻率附近，提高偶對的發(fā)生頻率可以避免他對建立時(shí)間的影響，但如果提高到主運(yùn)放次極點(diǎn)附近時(shí)，將會(huì)使運(yùn)放出現(xiàn)不穩(wěn)定。因此輔助運(yùn)放的設(shè)計(jì)必須滿足[6,7]：

│陋│鬲u≤ωa≤ωp,2

其中β為閉環(huán)系統(tǒng)反饋系數(shù)，ωu為主運(yùn)放的單位增益帶寬，ωa為輔助運(yùn)放的單位增益帶寬，ωp,2為主運(yùn)放第一非主極點(diǎn)頻率。在設(shè)計(jì)中先假設(shè)β=1，這樣對于更低β值也能滿足條件。主運(yùn)放第一非主極點(diǎn)的位置不好確定，可以選擇輔助運(yùn)放單位增益頻率略大于主運(yùn)放的單位增益頻率，根據(jù)仿真結(jié)果看是否需要調(diào)整或加補(bǔ)償電容。

4 電路仿真

電路采用中芯國際(SMIC)0-18 μm混合信號工藝設(shè)計(jì)，1-8 V電壓供電，在Hspice中進(jìn)行仿真驗(yàn)證，仿真時(shí)，負(fù)載電容CL取0-75 pF，加上共模反饋電路電容和輸出寄生電容，輸出端總負(fù)載電容實(shí)際約為1 pF。圖6所示是運(yùn)放的頻率響應(yīng)。

運(yùn)放的低頻增益為92-2 dB，單位增益帶寬為504 MHz，相位裕量為78°。把運(yùn)放接為單位增益模式，測量出建立時(shí)間為4-5 ns(0.1%建立誤差)，壓擺率為530 V/μs。運(yùn)放的其他一些主要參數(shù)示于表1中。

表1 OTA主要性能參數(shù)

5 結(jié) 語

本文對增益增強(qiáng)技術(shù)的工作原理進(jìn)行了分析，并利用0-18 μm混合信號工藝設(shè)計(jì)了一個(gè)全差動(dòng)跨導(dǎo)運(yùn)算放大器，采用了一種改進(jìn)的SC-CMFB電路，有更快的共模電平建立時(shí)間和更高的精度。仿真結(jié)果表明，在1-8 V電源電壓下可以達(dá)到92-2 dB的直流增益、504 MHz帶寬和78°的相位裕量，功耗也僅為3-2 mW。該OTA可用于高速A/D轉(zhuǎn)換器等領(lǐng)域。

參考文獻(xiàn)

［1］Paul R Gray,Paul J Hurst.Analysis and Design of Analog Integrated Circuits[M].4th Edition,New York: John Wiley & Sons,Inc,2001.

［2］畢查德?拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，程軍，張瑞智，等譯.西安：西安交通大學(xué)出版社，2002.

［3］Bult K,Geelen G.A Fast-Settling CMOS Op Amp for SC Circuits with 90 dB DC Gain[J].IEEE J Solid-State Circuits,1990,25(6):1 379-1 384.

［4］Ojas Choksi,Richard Carley L.Analysis of Switched- Capacitor Common-Mode Feedback Circuit [J].IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing,2003,50(12): 906-916.

［5］mon-Mode Output Sensing Circuit[P].U.S.Patent 5894284,April 13,1999.

［6］Mohammad Mahdi Ahmadi.A New Modeling and Optimization of Gain-Boosted Cascode Amplifier for High-Speed and Low-Voltage Applications [J].IEEE Transactions on Circuits and Systems-II: Express Briefs,2006,53(3): 169-173.

［7］Mrinal Das.Improved Design Criteria of Gain-Boosted CMOS OTA with High Speed Optimizations [J].IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing,2002,49(3): 204-207.

第6篇：集成電路設(shè)計(jì)規(guī)則范文

簡介

在探究實(shí)際的運(yùn)放參數(shù)之前，有必要對每種制造工藝有一個(gè)簡單的了解。雙極型晶體管于20世紀(jì)40年代末誕生于貝爾實(shí)驗(yàn)室，之所以稱為雙極型，是因?yàn)槠涔ぷ鲿r(shí)同時(shí)利用電子和空穴。數(shù)十年來，這些晶體管已廣泛應(yīng)用于集成電路設(shè)計(jì)，而且如今仍在使用。

互補(bǔ)金屬氧化物半導(dǎo)體(cMOS)出現(xiàn)于20世紀(jì)60年代，并作為晶體管一晶體管邏輯電路(TTL)的低功耗數(shù)字邏輯替代品而得到普遍應(yīng)用。與其他類型的晶體管不同，CMOS晶體管只有在切換狀態(tài)時(shí)才會(huì)消耗電流，因此屬于低功耗器件。

BiCMOS顧名思義是指在同一器件中同時(shí)結(jié)合了雙極和CMOST藝。這種結(jié)合使得集成電路設(shè)計(jì)人員能夠利用每種工藝的固有優(yōu)勢。直到20年前，將雙極和CMOS無縫結(jié)合成一種工藝還不是非?？煽?，而且成本非常昂貴。如今，BiCMOS被用于那些固有收益與技術(shù)工藝多耗費(fèi)的成本相比更為重要的特定應(yīng)用(包括運(yùn)放)。

此外，在用于運(yùn)放設(shè)計(jì)時(shí)，這些制造工藝各有其優(yōu)缺點(diǎn)。以下幾部分將進(jìn)一步分析這些制造工藝的權(quán)衡利弊，以及它們與實(shí)際放大器參數(shù)有著怎樣的聯(lián)系。

功耗

如前文所述，cMOS的低功耗是人所共知的，因?yàn)榫w管僅在切換狀態(tài)時(shí)才會(huì)消耗電流。但是，這種功耗優(yōu)勢只有在慢速放大器上才會(huì)有所體現(xiàn)。隨著帶寬的增加，CMOS放大器的電流會(huì)大幅提升，很快其消耗的電流就會(huì)大于同比的雙極型放大器。由于CMOS需要成指數(shù)倍地增大電流才能實(shí)現(xiàn)高速，因此雙極型器件更適用于高帶寬、高回轉(zhuǎn)率應(yīng)用。對于低帶寬應(yīng)用，CMOS放大器仍具有功耗優(yōu)勢。例如，MicrochipTechnology的MCP6041低功耗CMOS運(yùn)放的典型靜態(tài)電流僅為600 nA，可提供14kHz的增益帶寬積。

噪聲性能

在閃爍或1／f噪聲方面，CMOS晶體管的低頻噪聲要大干雙極型晶體管。在低頻時(shí)，此噪聲主要源于導(dǎo)通路徑不規(guī)則以及晶體管中的偏置電流引起的噪聲。在雙極型晶體管中，導(dǎo)通路徑埋置于硅中。而在CMOS晶體管中，電流通路接近于表面，這使得電流非常容易受到硅表面缺陷的影響，從而增加低頻噪聲。在高頻時(shí)，1／f哚聲可忽略不計(jì)，因?yàn)槠渌麃碓吹陌走崧曢_始占據(jù)主導(dǎo)。與相同尺寸的雙極型晶體管相比，CMOS晶體管的跨導(dǎo)較低，這使其具有較高的寬帶噪聲。就抗哚聲性能而言，雙極型運(yùn)算放大器通常比CMOS放大器更具優(yōu)勢。

電壓失調(diào)

另外一個(gè)重要的放大器參數(shù)是輸入失調(diào)電壓。顧名思義，此參數(shù)反映了放大器反向輸入和同向輸入間的電壓差。此電壓誤差可從幾微伏到幾毫伏不等，很大程度上取決于輸入晶體管的匹配度。雙極型晶體管本質(zhì)上可提供更好的匹配，對于給定架構(gòu)可實(shí)現(xiàn)更低的失調(diào)電壓。一些制造商通過使用激光微調(diào)、熔斷器甚YEPROM來補(bǔ)償這一固有的不匹配。這些技術(shù)可顯著提高放大器性能，而無論放大器采用何種制造工藝。此外，匹配度越好，隨溫度產(chǎn)生的失調(diào)電壓漂移就越小，這在許多應(yīng)用中也是一個(gè)重要的考慮因素。

價(jià)格／封裝

如前文所述，CMOS被認(rèn)為是更具成本效益的工藝。這主要是由于CMOS邏輯芯片的大量使用，使得CMOST藝的晶圓成本相對較低。在指定電流能力的情況下，盡管CMOS晶體管的晶圓成本較低，但其使用的硅面積要大于雙極型晶體管，因而硅片更大。因此，盡管CMOS工藝的晶圓成本可能較低，但每個(gè)晶圓的管芯更少，從而抵消了成本收益。最終，CMOS和雙極這兩種制造工藝的成本結(jié)構(gòu)將會(huì)非常相似。

更大的硅解決方案還會(huì)限制制造商的封裝選擇。這會(huì)是一個(gè)非常大的限制，因?yàn)橄到y(tǒng)設(shè)計(jì)人員需要不斷將更高的性能和更多的功能植入到外形越來越小的器件中。諸如焊球陣列和無鉛封裝等諸多封裝選擇可滿足這樣的要求。輸入偏置電流

所有放大器都具有一個(gè)稱為輸入偏置電流的參數(shù)。這是指流入放大器輸入端，使輸入晶體管產(chǎn)生偏置的電流量?？梢詫⒋穗娏骼斫鉃槁╇娏鳎诜糯笃鬏斎攵顺霈F(xiàn)時(shí)，稱之為偏置電流。此偏置電流的值可從幾pA到數(shù)百nA。與采用雙極型輸入晶體管的運(yùn)放相比，具有CMOS輸入級的運(yùn)放的偏置電流通常更低，典型值約為1 pA，而雙極型晶體管的偏置電流可能要高出幾個(gè)數(shù)量級。此偏置電流通過電路的輸入阻抗轉(zhuǎn)換為電壓，并最終在放大器的輸出端產(chǎn)生一個(gè)誤差電壓。偏置電流越小越好，因此就這一點(diǎn)而言，CMOS具有明顯的優(yōu)勢。

哪種工藝更適合放大器?

這個(gè)問題在以往一直有爭論，預(yù)計(jì)在未來數(shù)年仍是討論的要點(diǎn)。雙極型放大器歷史悠久，但CMOS放大器則具有一些固有優(yōu)勢。BiCMOS工藝相對而言是這一領(lǐng)域中的新成員，但這種混合工藝結(jié)合了兩項(xiàng)工藝的優(yōu)點(diǎn)，能夠提供優(yōu)異的性能，同時(shí)其價(jià)格也越來越具有競爭力。

第7篇：集成電路設(shè)計(jì)規(guī)則范文

關(guān)鍵詞：在屏顯示；字符點(diǎn)陣；鄰域運(yùn)算

The Design and Implementation of OSD IC based

on improved Storage Structure

LI Yue-hui

（Jiangsu Province Key Laboratory of ASIC Design, Nantong University, Nantong 226019, China ）

Abstract:The paper designed a font-based digital OSD engine with an improved storage structure based on the middle-end or low-end Liquid Crystal Display （LCD） system. The OSD adopts a 3x3 Neighborhood Operation arithmetic to generate the border and shadow of fonts. It improves the storage method of the font lattice, and three lines data of font lattice can fetch synchronously in one clock cycle to avoid using different clock in one design and to reduce the complexity of the chip. Logic functions and characteristic of the OSD engine are verified in FPGA, and the result shows that it can work stably and reliably. The OSD engine has been applied to portable DVD LCD players and Digital Photo Frame successfully.

Keywords: on screen display （OSD）; character lattice; Neighborhood Operation

1引言

字符型在屏顯示（On Screen Display，OSD）發(fā)生器，其原理是將OSD中顯示內(nèi)容以字符點(diǎn)陣形式固化在ROM或Flash中，在顯示緩存中僅存放對應(yīng)的索引號， MCU只需要指定顯示內(nèi)容的索引即可顯示對應(yīng)的OSD信息，可以在比較低速的MCU上實(shí)現(xiàn)。通常液晶顯示器、低成本的平板電視和CRT傳統(tǒng)電視上均使用這一類OSD，目前仍占據(jù)著市場主流地位[1]。

在字符型OSD中，字符點(diǎn)陣的存儲方法與整個(gè)OSD發(fā)生器的架構(gòu)設(shè)計(jì)方案密切相關(guān)[2]。一個(gè)好的存儲方法，可以方便地實(shí)現(xiàn)OSD發(fā)生器的時(shí)序控制，同時(shí)還可以節(jié)省很多資源。OSD數(shù)據(jù)的輸出，就是根據(jù)外部主機(jī)寫入的配置信息從存儲器中讀取字符點(diǎn)陣的數(shù)據(jù)，結(jié)合行場同步控制以及位置、顏色等屬性，生成字符、字符邊框和字符背景等數(shù)據(jù)信號。

本文的設(shè)計(jì)基于一個(gè)字符邊框發(fā)生器的鄰域算法，改進(jìn)了字符點(diǎn)陣在存儲器中的存儲結(jié)構(gòu)，使得OSD能夠在一個(gè)時(shí)鐘周期內(nèi)同時(shí)讀取三行點(diǎn)陣數(shù)據(jù)，生成字符邊框。OSD發(fā)生器的設(shè)計(jì)就是根據(jù)這個(gè)結(jié)構(gòu)，簡便地實(shí)現(xiàn)了OSD內(nèi)部的存儲器讀寫和OSD圖文顯示的時(shí)序控制，使得整個(gè)OSD的設(shè)計(jì)能夠采用單個(gè)時(shí)鐘的同步設(shè)計(jì)，不僅簡化了設(shè)計(jì)中的時(shí)序電路控制，提高芯片的可靠性，而且大大簡化了綜合后的時(shí)序分析，同時(shí)降低芯片測試的復(fù)雜度，降低芯片成本。

2鄰域運(yùn)算原理

在屏幕上顯示的字符本身每個(gè)像素點(diǎn)都是由對應(yīng)的字符點(diǎn)陣數(shù)據(jù)決定的，與其周圍的像素點(diǎn)沒有任何關(guān)系,而在屏幕上顯示的字符邊框中每個(gè)像素點(diǎn)與該點(diǎn)周圍相鄰的像素點(diǎn)有關(guān)。字符邊界生成算法就是根據(jù)該點(diǎn)周圍的鄰域的值進(jìn)行鄰域運(yùn)算，從而判斷該點(diǎn)是否為邊界。

鄰域運(yùn)算是指當(dāng)輸出圖像中每個(gè)像素是由對應(yīng)的輸入像素及其一個(gè)鄰域內(nèi)的像素共同決定時(shí)的圖像運(yùn)算。通常鄰域是遠(yuǎn)比圖像尺寸小的一規(guī)則形狀[3]。本設(shè)計(jì)使用18x12的字符點(diǎn)陣，因此選用3x3的鄰域模板，根據(jù)中心點(diǎn)周圍的8個(gè)鄰域點(diǎn)的數(shù)據(jù)進(jìn)行計(jì)算，生成字符邊界。3x3的鄰域示意圖如圖1所示。

P（x，y）是讀取到的中心點(diǎn)位置上的字符點(diǎn)陣數(shù)據(jù)，其余的表示中心點(diǎn)周圍8個(gè)方位的點(diǎn)陣數(shù)據(jù)。

每一個(gè)點(diǎn)的值只有“0”或者“1”，字符本身的每一個(gè)像素點(diǎn)對應(yīng)的字符點(diǎn)陣數(shù)據(jù)如果為“1”，那么該像素點(diǎn)就輸出“1”；如果對應(yīng)的字符點(diǎn)陣數(shù)據(jù)為“0”，那么該像素點(diǎn)就輸出“0”。

當(dāng)P（x，y）的值為“1”時(shí)，屏幕上也輸出“1”，顯示字符的本身，不是字符的邊界，所以不需要作判斷。當(dāng)P（x，y）的值為“0”時(shí)，屏幕上該點(diǎn)沒有輸出，此時(shí)要對P（x，y）的8點(diǎn)鄰域作計(jì)算，判斷該點(diǎn)是否為邊界。P（x，y）所對應(yīng)的位置也就是當(dāng)前需要判斷是否為字符邊界的像素點(diǎn)。

邊界類型分為兩種，環(huán)繞邊框（all-direction border）和右下方邊框（bottom-right border）。

環(huán)繞邊框是指在字符周圍8個(gè)方位都有邊框，將字符包圍起來，如圖2（a）所示。只要這8個(gè)方位上有任意一點(diǎn)為“1”，邊框輸出就為“1”。見式（1）。

Bord1（x，y） =P（x-1，y-1）+ P（x，y-1）+ P（x+1，y-1）+ P（x-1，y）+ P（x+1，y）+ P（x-1，y+1）+ P（x，y+1）+ P（x+1，y+1）（1）

其中，Bord1（x，y）表示在P（x，y）對應(yīng)位置上的環(huán)繞邊框類型的邊界值。

若8個(gè)方位全為“0”，則P（x，y）點(diǎn)不是字符的環(huán)繞邊界，否則，只要這8個(gè)方位中任意一點(diǎn)為“1”，就可以判斷該點(diǎn)為字符的環(huán)繞邊界。

右下方邊框，也稱為字符的陰影，是指在字符的右下方有邊框，在字符的右方、下方和右下方3個(gè)方位會(huì)產(chǎn)生邊框。見圖2 （b）所示。只要這3個(gè)方位上有任意一點(diǎn)為“1”，邊框輸出就為“1”，見式（2）。

Bord2（x，y） =P（x-1，y-1）+ P（x，y-1）+ P（x-1，y）（2）

其中，Bord2（x，y）表示在P（x，y）對應(yīng)位置上的右下方邊框類型的邊界值。

若這3個(gè)方位全為“0”，則P（x，y）點(diǎn)不是右下方邊界。否則，只要這3個(gè)方位中任意一點(diǎn)為“1”，就可以判斷該點(diǎn)為字符的右下方邊框，即字符陰影。

由字符邊界生成算法可知，生成字符邊界同時(shí)需要上中下三行相鄰的點(diǎn)陣數(shù)據(jù)，每一行需要三個(gè)相鄰的點(diǎn)陣數(shù)據(jù)，完成三行三列的鄰域運(yùn)算。

3常規(guī)的字符點(diǎn)陣存儲結(jié)構(gòu)

通常情況下，字符點(diǎn)陣數(shù)據(jù)按順序存儲在存儲器ROM/RAM中，一行點(diǎn)陣數(shù)據(jù)（12位）作為一個(gè)存儲單元，由點(diǎn)陣行地址構(gòu)成存儲器的訪問地址[4]。圖3表示了一個(gè)字符點(diǎn)陣數(shù)據(jù)的順序存儲結(jié)構(gòu)，分別存放在從地址00H到11H的存儲器單元中，其它字符從地址12H開始按同樣順序存儲。

當(dāng)在屏幕上顯示一串字符的時(shí)候，首先顯示每個(gè)字符的第1行，接著顯示每個(gè)字符的第2行，然后顯示每個(gè)字符的第3行，依此類推，直到顯示每個(gè)字符的第18行，這一串字符顯示結(jié)束。

當(dāng)要顯示字符的邊框時(shí)，根據(jù)鄰域算法，同時(shí)需要相鄰的三行數(shù)據(jù)。

假設(shè)要在屏幕上顯示一個(gè)字符的第5行，同時(shí)要判斷該行是否有字符邊框時(shí)，會(huì)同時(shí)用到第4、5、6行這三行點(diǎn)陣數(shù)據(jù)。這就要求系統(tǒng)在一個(gè)周期內(nèi)完成三次讀取操作，分別讀取這個(gè)字符的第4行、第5行、第6行點(diǎn)陣數(shù)據(jù)。接著顯示下一個(gè)字符的第5行，也同樣會(huì)用到下一個(gè)字符的三行點(diǎn)陣數(shù)據(jù)。

由此可見，采用常規(guī)的字符點(diǎn)陣存儲方法，在生成字符邊框時(shí)，需要一個(gè)頻率更高的時(shí)鐘，時(shí)序控制電路比較復(fù)雜。

4改進(jìn)后的字符點(diǎn)陣存儲結(jié)構(gòu)

在芯片設(shè)計(jì)過程中，為節(jié)省設(shè)計(jì)成本，縮短開發(fā)周期，都盡量采用單個(gè)時(shí)鐘域的同步設(shè)計(jì)。如果采用多時(shí)鐘域的設(shè)計(jì)，不僅設(shè)計(jì)的時(shí)序電路更復(fù)雜，而且芯片測試的復(fù)雜度大大增加，成本也相應(yīng)增加，可靠性也會(huì)降低?；谶@個(gè)思想，對字符點(diǎn)陣的存儲方法進(jìn)行了改進(jìn)。

改進(jìn)后的字符存儲方法如圖4所示，以一個(gè)字符為例，說明一下這個(gè)存儲結(jié)構(gòu)。把一個(gè)字符點(diǎn)陣的18行數(shù)據(jù)分別存儲在3塊相同大小的存儲器中，每一塊存儲器存放6行點(diǎn)陣數(shù)據(jù)，地址都是從00H到05H。存儲器0中按順序存放著第1，4，7，10，13，16行點(diǎn)陣數(shù)據(jù)，存儲器1中按順序存放著第2，5，8，11，14，17行點(diǎn)陣數(shù)據(jù)，存儲器2中按順序存放著第3，6，9，12，15，18行點(diǎn)陣數(shù)據(jù)。

在屏幕上顯示一個(gè)字符的第4行時(shí)，會(huì)同時(shí)用到第3、4、5行這三行點(diǎn)陣數(shù)據(jù)，從存儲器2中讀取00H單元的數(shù)據(jù)，得到第3行點(diǎn)陣數(shù)據(jù)，同時(shí)從存儲器0和存儲器1中讀取01H單元的數(shù)據(jù)，分別獲得第4行和第5行點(diǎn)陣數(shù)據(jù)，這樣就實(shí)現(xiàn)了在一個(gè)時(shí)鐘周期內(nèi)讀取上中下三行數(shù)據(jù)。

在屏幕上顯示一個(gè)字符的第5行時(shí)，會(huì)同時(shí)用到第4、5、6行這三行點(diǎn)陣數(shù)據(jù)，這時(shí)只要從存儲器0、1、2中同時(shí)讀取01H單元的數(shù)據(jù)，分別得到第4、5、6行點(diǎn)陣數(shù)據(jù)，同樣實(shí)現(xiàn)了在一個(gè)時(shí)鐘周期內(nèi)讀取上中下三行點(diǎn)陣數(shù)據(jù)。

在屏幕上顯示一個(gè)字符的第6行時(shí)，會(huì)同時(shí)用到第5、6、7行這三行點(diǎn)陣數(shù)據(jù)，從存儲器1和存儲器2中分別讀取01H單元的數(shù)據(jù)，得到第5行和第6行點(diǎn)陣數(shù)據(jù)，同時(shí)從存儲器0中讀取02H單元的數(shù)據(jù)，獲得第7行點(diǎn)陣數(shù)據(jù)。同樣也實(shí)現(xiàn)了在一個(gè)時(shí)鐘周期內(nèi)讀取上中下三行數(shù)據(jù)。

接下來的數(shù)據(jù)讀取情況與上述過程類似，可以依此類推。

在這個(gè)顯示過程中，3塊存儲器的地址變化情況如圖5所示。

在T0時(shí)刻，開始讀取存儲器0、1的00H單元，獲得字符點(diǎn)陣的第1行和第2行數(shù)據(jù)，而此時(shí)存儲器2是無效的；

在T1時(shí)刻，開始讀取存儲器0、1、2的00H單元，獲得字符點(diǎn)陣的第1行、第2行和第3行數(shù)據(jù)；

在T2時(shí)刻，開始讀取存儲器0的01H單元，獲得字符點(diǎn)陣的第4行數(shù)據(jù)；

同時(shí)讀取存儲器1、2的00H單元，獲得字符點(diǎn)陣的第2行和第3行數(shù)據(jù)；

在T3時(shí)刻，開始讀取存儲器0、1的01H單元，獲得字符點(diǎn)陣的第4行和第5行數(shù)據(jù)；同時(shí)讀取存儲器2的00H單元，獲得字符點(diǎn)陣的第3行數(shù)據(jù)；

以此類推，直到T17時(shí)刻，存儲器0無效，開始讀取存儲器1、2的05H單元，獲得字符點(diǎn)陣的第17行和第18行數(shù)據(jù)；

這三塊存儲器訪問地址的生成也很簡單，只要生成存儲器0的地址（Mem_addr0），存儲器1和存儲器2的地址則可以由存儲器1的地址經(jīng)過延遲得到。

OSD發(fā)生器的設(shè)計(jì)根據(jù)這個(gè)改進(jìn)的存儲結(jié)構(gòu)，簡便地實(shí)現(xiàn)了OSD內(nèi)部的存儲器讀寫和在屏幕上的圖文顯示的時(shí)序控制。OSD發(fā)生器內(nèi)部能自動(dòng)進(jìn)行存儲資源的訪問尋址，使得在應(yīng)用過程中用戶不需要考慮內(nèi)部復(fù)雜的邏輯關(guān)系，大大簡化了用戶編程。

綜上所述，采用經(jīng)過改進(jìn)后的字符存儲方法，有效的避免了使用不同的時(shí)鐘，簡化了時(shí)序控制電路，為芯片的設(shè)計(jì)以及測試帶來了方便。

5OSD發(fā)生器的實(shí)現(xiàn)

本文所實(shí)現(xiàn)的字符型OSD采用“字典”結(jié)構(gòu)[1]，內(nèi)部共有五塊內(nèi)建存儲器，分別是代碼緩存RAM，屬性緩存RAM，自定義字符發(fā)生器RAM，固化字符發(fā)生器ROM和顏色發(fā)生器ROM[5]。自定義字符發(fā)生器RAM存放著用戶自定義的字符點(diǎn)陣數(shù)據(jù)，一般只需要在系統(tǒng)開機(jī)后通過串行總線寫入一次就可以。代碼緩存和屬性緩存分別存放著字符代碼索引和顏色索引，它們是一一對應(yīng)的，由外部主機(jī)通過串行接口寫入。OSD發(fā)生器根據(jù)OSD寄存器設(shè)定的位置、大小等屬性產(chǎn)生時(shí)序控制信號，按順序從代碼緩存中讀取需要顯示的代碼索引，自動(dòng)從字符發(fā)生器（ROM/RAM）中輸出點(diǎn)陣數(shù)據(jù)；同時(shí)根據(jù)屬性緩存中的顏色索引，自動(dòng)從顏色存儲器ROM中讀取相應(yīng)的RGB顏色值，這兩者結(jié)合起來并經(jīng)過處理后輸出OSD數(shù)據(jù)。如圖6所示。

在這個(gè)結(jié)構(gòu)中，字符發(fā)生器存儲的是字符點(diǎn)陣數(shù)據(jù)，不需要存儲指向下一個(gè)地址的指針，OSD發(fā)生器按照特定順序讀取數(shù)據(jù)，生成OSD圖像。在應(yīng)用過程中，用戶只需要計(jì)算OSD窗口的起始位置，并將其寫入寄存器，然后在代碼緩存和屬性緩存中指定要顯示的字符索引和顏色索引，OSD發(fā)生器就會(huì)自動(dòng)產(chǎn)生OSD數(shù)據(jù)。用戶如果需要自定義字符，則在開機(jī)時(shí)將自定義字符點(diǎn)陣數(shù)據(jù)寫入自定義字符發(fā)生器；如果不需要自定義字符，那就直接使用固化的字符發(fā)生器。這樣一來，就大大減少了編程的工作量。

6結(jié)語

本文基于一個(gè)字符邊框發(fā)生器的三行三列的鄰域算法，改進(jìn)了字符點(diǎn)陣在存儲器中的存儲結(jié)構(gòu)。根據(jù)改進(jìn)的字符點(diǎn)陣存儲結(jié)構(gòu)，把一個(gè)字符點(diǎn)陣的18行數(shù)據(jù)分別存儲在3塊相同大小的存儲器中，每一塊存儲器存放6行點(diǎn)陣數(shù)據(jù)。采用這種改進(jìn)的存儲結(jié)構(gòu)，可以方便地在一個(gè)時(shí)鐘周期內(nèi)同時(shí)讀取三行相鄰的字符點(diǎn)陣數(shù)據(jù)，便于產(chǎn)生字符邊框，避免了OSD內(nèi)部使用不同的時(shí)鐘，簡化了內(nèi)部時(shí)序控制電路，降低了芯片的復(fù)雜性。

本設(shè)計(jì)采用Verilog HDL語言編寫RTL代碼，使用ncverilog軟件進(jìn)行功能仿真，使用design complier軟件進(jìn)行綜合生成門級網(wǎng)表，通過了后仿真和調(diào)試，并利用FPGA進(jìn)行驗(yàn)證。流片出來后經(jīng)過驗(yàn)證和測試，表明本文所述的帶串行接口的數(shù)字OSD發(fā)生器的設(shè)計(jì)方案及其實(shí)現(xiàn)具有良好的視頻效果，系統(tǒng)兼容性高，所用的資源也較少。

本文所述的數(shù)字OSD發(fā)生器已經(jīng)被集成到多款LCD視頻處理控制芯片中，主要應(yīng)用在便攜式小屏幕液晶DVD播放器和數(shù)碼相框中。

參考文獻(xiàn)

[1] 陳金榮. 探討結(jié)構(gòu)化的平板電視OSD設(shè)計(jì)方案. 電子系統(tǒng)設(shè)計(jì). 2006年1月1日.

[2] 盛磊，徐科軍，陳智淵，趙明. 數(shù)字在屏顯示控制核的設(shè)計(jì)與FPGA實(shí)現(xiàn).上海交通大學(xué)學(xué)報(bào). 2006.40（5）:762-765

[3] K.R.Castleman著，，林學(xué)英，石定機(jī)等譯. 數(shù)字圖像處理. 電子工業(yè)出版社. 1998：387-422

[4] 錢懷風(fēng). OSD芯片MB90092的原理及應(yīng)用. 國外電子元器件, 2005（01）: 52-55

[5] Macronix International Co., Ltd. MX88L285 datasheet. 省略/2/5.pdf

第8篇：集成電路設(shè)計(jì)規(guī)則范文

2009年4月24日。美國標(biāo)準(zhǔn)局(NIST)專家給出了云計(jì)算定義：云計(jì)算是一種按使用量付費(fèi)的模式，這種模式提供可用的、便捷的、按需的網(wǎng)絡(luò)訪問，進(jìn)入可配置的計(jì)算資源共享池(資源包括網(wǎng)絡(luò)，服務(wù)器，存儲，應(yīng)用軟件，服務(wù))，這些資源能夠被快速提供，只需投入很少的管理工作，或與服務(wù)供應(yīng)商進(jìn)行很少的交互。

自1997年Chellappa提出云計(jì)箕的第一個(gè)學(xué)術(shù)定義至今，云計(jì)算在各行業(yè)的應(yīng)用如火如荼，在中國卻是新興事物，其發(fā)展仍處于起步階段。按照IT(信息產(chǎn)業(yè))產(chǎn)業(yè)發(fā)展的一般規(guī)律，在IT產(chǎn)品或者解決方案的生命周期中，處于萌芽階段的中國云計(jì)算應(yīng)用仍然以偏硬件為主，應(yīng)用于EDA(電子設(shè)計(jì)自動(dòng)化)工作看起來仍然是遙不可及。實(shí)際上，IC(集成電路)設(shè)計(jì)先前是采用大型主機(jī)來計(jì)算設(shè)計(jì)參數(shù)和設(shè)計(jì)出相應(yīng)的芯片，如今是使用大量的服務(wù)器，對硬件的應(yīng)用只是規(guī)模的增加而已，IC設(shè)計(jì)使用的云計(jì)算也是laaS和Saas相結(jié)合的服務(wù)模式。

國家集成電路設(shè)計(jì)深圳產(chǎn)業(yè)化基地(SZICC)孵化的公司規(guī)模較小，最優(yōu)先考慮的是基礎(chǔ)設(shè)施的成本和效率以及開始產(chǎn)品設(shè)計(jì)的時(shí)間，以孵化器為平臺的云計(jì)算服務(wù)模式最適合其需求；而且，小公司的起步階段設(shè)計(jì)規(guī)模一般不大，Internet的帶寬相對而言比較容易滿足孵化器提供的云計(jì)算服務(wù)。同時(shí)，隨著跨國公司研發(fā)中心向中國的轉(zhuǎn)移，大的商業(yè)公司在向中國探索研發(fā)市場時(shí)，基地的云計(jì)算服務(wù)可以為這些公司提供更為便捷的選擇。最后，以IC基地為主導(dǎo)的產(chǎn)學(xué)研合作及IC基地眾多分園要求頻繁便利的IC設(shè)計(jì)相關(guān)培訓(xùn)，云計(jì)算是解決培訓(xùn)的最好選擇。

如何將云計(jì)算應(yīng)用到IC設(shè)計(jì)I域?本文以IC基地與國家超級計(jì)算深堋中心(簡稱超算中心)合作建立EDA云為例，探討利用云計(jì)算完成IC設(shè)計(jì)工作。

將云計(jì)算服務(wù)應(yīng)用于IC設(shè)計(jì)，最大的應(yīng)用I域是那些需要大量計(jì)算資源的項(xiàng)目，這些項(xiàng)目對CPu數(shù)量，內(nèi)存大小和存儲空間都有著巨大的需求，這是云計(jì)算的強(qiáng)項(xiàng)。縱觀IC設(shè)計(jì)流程，從最開始的想法實(shí)現(xiàn)(也就是我們常說的前端)，到最終的物理實(shí)現(xiàn)(也就是我們常說的后端)，在紛繁復(fù)雜的設(shè)計(jì)流程中，對運(yùn)算能力和存儲空間最為依賴的是仿真驗(yàn)證和設(shè)計(jì)規(guī)則一致性檢查兩個(gè)步驟、將超算中心強(qiáng)大的計(jì)算能力應(yīng)用到這兩個(gè)環(huán)節(jié)。即采用云計(jì)算來完善IC基地既有的IC設(shè)計(jì)流程，能提升整個(gè)IC設(shè)計(jì)的效率。

因此，云計(jì)算的主要應(yīng)用對象是大型的設(shè)計(jì)項(xiàng)目，越大的設(shè)計(jì)項(xiàng)目將會(huì)耗費(fèi)越大的計(jì)算資源，云計(jì)算提升的設(shè)計(jì)效率也就會(huì)越明顯。有統(tǒng)計(jì)數(shù)據(jù)顯示，在整個(gè)設(shè)計(jì)過程中，仿真驗(yàn)證和設(shè)計(jì)規(guī)則一致性檢查大約占整個(gè)設(shè)計(jì)周期的40％-50％左右的時(shí)間，不同的設(shè)計(jì)類型和電路規(guī)模，應(yīng)用云計(jì)算能將效率提升2-10倍，整個(gè)設(shè)計(jì)周期則有20％-45％左右的壓縮，明顯能減短產(chǎn)品面市時(shí)間，達(dá)到提升產(chǎn)品經(jīng)濟(jì)效益的目的。

IC基地主要承擔(dān)中小型企業(yè)產(chǎn)品大規(guī)模上市之前的孵化和成長，而中小企業(yè)的企業(yè)規(guī)模普遍不大，為了減小風(fēng)險(xiǎn)，其芯片的規(guī)模通常也不是太大、在IC基地所有孵化的企業(yè)中、絕大部分芯片的規(guī)模在1000萬門以下，超過1000萬門的項(xiàng)目不到20％、當(dāng)前IC基地的計(jì)算資源能夠滿足企業(yè)絕大部分的需求。但是云計(jì)算作為一門新興的應(yīng)用技術(shù)，我們堅(jiān)信它將會(huì)成為未來的發(fā)展方向。Gartner的統(tǒng)計(jì)表明在未來的5―10年中，25％的IC設(shè)計(jì)將會(huì)基于云計(jì)算應(yīng)用平臺開發(fā)設(shè)詩。

IC設(shè)計(jì)的整個(gè)流程錯(cuò)綜復(fù)雜，任何質(zhì)量和進(jìn)程管理過程中的疏忽都會(huì)造成最終的流片失敗。因此，作為IC企業(yè)的服務(wù)單位，如何將超算中心的優(yōu)良計(jì)算資源引入到目前的設(shè)計(jì)流程中，IC基地已經(jīng)完成了內(nèi)部的可行性論證。在目前IC基地成熟的設(shè)計(jì)基礎(chǔ)上，以IC基地為中心，配合當(dāng)前的管理體系，在仿真驗(yàn)證和設(shè)計(jì)規(guī)則一致性檢查環(huán)節(jié)，對可以支持并行計(jì)算的設(shè)計(jì)步驟，引入超算中心的云計(jì)算服務(wù)，提過設(shè)計(jì)效率，加大產(chǎn)品競爭力。

在提高設(shè)計(jì)效率的同時(shí)，設(shè)計(jì)的私密性和安全性也是IC設(shè)計(jì)企業(yè)最為關(guān)心和關(guān)注的內(nèi)容，因?yàn)镮C產(chǎn)品設(shè)計(jì)的最大成果就是數(shù)據(jù)。數(shù)據(jù)是由若干二進(jìn)制代碼組成的文件，與編譯完成的軟件產(chǎn)品類似，也是IC設(shè)計(jì)公司的最大財(cái)富。要實(shí)現(xiàn)云計(jì)算在IC設(shè)計(jì)方面的應(yīng)用，首先要解決的是云計(jì)算的數(shù)據(jù)安全(包括數(shù)據(jù)傳輸安全、數(shù)據(jù)隔離和數(shù)據(jù)殘留)問題。根據(jù)目前云計(jì)算安全技術(shù)特點(diǎn)，采取相應(yīng)的防范措施：在數(shù)據(jù)傳輸安全方面，用建立專線的方式避免數(shù)據(jù)頻繁加密給用戶帶來的麻煩并能保證數(shù)據(jù)的完整性；針對數(shù)據(jù)隔離和數(shù)據(jù)殘留，則可在超算中心專門劃出部分專用區(qū)域供IC設(shè)計(jì)用戶使用，避免與其他公共通用數(shù)據(jù)混雜，同時(shí)建議用戶只將需要大運(yùn)算量的任務(wù)在云中運(yùn)算，進(jìn)一步保護(hù)了用戶數(shù)據(jù)安全。

綜合以上因素，并結(jié)合IC基地和超算中心的特點(diǎn)，云計(jì)算在IC設(shè)計(jì)中的應(yīng)用可分為IC產(chǎn)品設(shè)計(jì)和IC培訓(xùn)兩種使用方式。圖2是使用IC基地軟件資源的設(shè)計(jì)公司利用云計(jì)算完成IC產(chǎn)品設(shè)計(jì)，即云計(jì)算在IC設(shè)計(jì)中的應(yīng)用。

圖2中左邊部分的區(qū)域代表SZICC的IC設(shè)計(jì)客戶端和lICense(許可)服務(wù)器，他們同時(shí)連接到VPN(VirtualPrivate Network，虛擬專用網(wǎng)絡(luò))，通過專線與超算中心的VPN連接、并接入到廣大服務(wù)器。當(dāng)然，這一過程需要云用戶管理軟件配合來完成。

SZICC的用戶使用本地資源將IC設(shè)計(jì)任務(wù)按計(jì)算量大小分解，計(jì)算量小的例如代碼編輯、物理版圖編輯等工作使用本地資源，同時(shí)也能滿足這類工作需要人機(jī)交互頻繁的特點(diǎn)。當(dāng)仿真、物理驗(yàn)證等運(yùn)算量大的工作需要使用大量計(jì)算資源時(shí)，用戶利用云用戶管理軟件發(fā)出資源使用請求，云端根據(jù)用戶請求自動(dòng)分配計(jì)算資源，并從SZICC服務(wù)器上取得所需軟件lICense(許可)，開始后臺處理，工作完成時(shí)，返回仿真或驗(yàn)證結(jié)果到SZICC本地機(jī)供用戶使用。

另一個(gè)應(yīng)用是IC設(shè)計(jì)培訓(xùn)。相對于IC產(chǎn)品設(shè)計(jì)而言，IC培訓(xùn)過程的數(shù)據(jù)安全問題就不值一提，當(dāng)然也無需將實(shí)驗(yàn)過程分解，因此，培訓(xùn)的所有上機(jī)實(shí)驗(yàn)都可以利用云計(jì)算完成。

圖3清晰地描述了培訓(xùn)實(shí)驗(yàn)利用云計(jì)算的情況。SZICC提供學(xué)員使用終端和軟件(許可)，軟件及其使用環(huán)境和實(shí)驗(yàn)數(shù)據(jù)都放在超算中心的云端，學(xué)員利用云用戶管理交互界面(圖4“云計(jì)算用戶界面”所示)在云端完成的實(shí)驗(yàn)過程。

第9篇：集成電路設(shè)計(jì)規(guī)則范文

【關(guān)鍵詞】大數(shù)據(jù) 高維數(shù)據(jù) 挖掘技術(shù)

大數(shù)據(jù)在互聯(lián)網(wǎng)上的實(shí)施不僅是數(shù)據(jù)量的增長，也是數(shù)據(jù)產(chǎn)生的復(fù)雜性。在數(shù)據(jù)量增長過程中，如果達(dá)到一定的程度，就會(huì)產(chǎn)生規(guī)?；馁|(zhì)變現(xiàn)象。大數(shù)據(jù)中包含的內(nèi)容比較多，在結(jié)構(gòu)信息上不僅要具有文本數(shù)據(jù)，視頻數(shù)據(jù)，還要在采集和處理上提升較快的速度。在企業(yè)應(yīng)用方式上能夠?qū)崿F(xiàn)良好的生產(chǎn)效率和決策，在政府應(yīng)用方式上能夠?qū)σ恍?yīng)急方式進(jìn)行處理，在世界發(fā)展中面對巨大的數(shù)據(jù)挑戰(zhàn)。

1 大數(shù)據(jù)

1.1 大數(shù)據(jù)特征

大數(shù)據(jù)的特征主要表現(xiàn)在四種形式，如：大量化、多樣化、快速化以及價(jià)值低密度化。對于大量化來說，該特征主要表現(xiàn)為數(shù)據(jù)量表達(dá)龐大現(xiàn)象，不僅數(shù)據(jù)的儲存量大，計(jì)算量也比較大。對于多樣化來說，主要在結(jié)構(gòu)上實(shí)現(xiàn)的，特別是數(shù)據(jù)表以及半結(jié)構(gòu)化、非結(jié)構(gòu)文本的實(shí)現(xiàn)的，還能實(shí)現(xiàn)圖像以及視頻等數(shù)據(jù)來源，在數(shù)據(jù)傳輸與數(shù)據(jù)變換之間具有多樣性以及廣泛性。對于快速化來說，它不僅在數(shù)據(jù)增長以及數(shù)據(jù)更新模式上能夠?qū)崿F(xiàn)較快速度，數(shù)據(jù)在儲存、傳輸以及處理等方式上也比較迅速。對于比較低的價(jià)值密度，主要為數(shù)據(jù)的價(jià)值密度比較低。如：對于視頻密度，它能夠在監(jiān)控期間形成連續(xù)性，價(jià)值數(shù)據(jù)的處理僅僅為一小部分。

1.2 大數(shù)據(jù)構(gòu)成

大數(shù)據(jù)的構(gòu)成不僅是數(shù)據(jù)量的增長，還是復(fù)雜數(shù)據(jù)的不斷提升。隨著大數(shù)據(jù)規(guī)?；牟粩鄬?shí)施，大數(shù)據(jù)中的數(shù)據(jù)類型也實(shí)現(xiàn)多樣性，在處理以及采集等方式上也能實(shí)現(xiàn)較快速度。大數(shù)據(jù)是一種海量交易數(shù)據(jù)，它能夠?qū)崿F(xiàn)在線系統(tǒng)交易，能夠在結(jié)構(gòu)以及類型中對傳統(tǒng)數(shù)據(jù)進(jìn)行系統(tǒng)分析。能實(shí)現(xiàn)海量交互數(shù)據(jù)，它能將大量數(shù)據(jù)利用傳感器、地理定位以及文件傳輸?shù)确绞竭M(jìn)行交互式分析。還能實(shí)現(xiàn)海量數(shù)據(jù)處理行為，利用多種數(shù)據(jù)庫將數(shù)據(jù)導(dǎo)入到大型分布式數(shù)據(jù)庫進(jìn)行查詢、分類，從而實(shí)現(xiàn)良好的分析形式。還能對數(shù)據(jù)進(jìn)行挖掘，并保證數(shù)據(jù)在分析期間形成較大需求。如：YunTable就是在傳統(tǒng)式的分布數(shù)據(jù)與新的NoSQL技術(shù)上發(fā)展而來的，

2 面向大數(shù)據(jù)的高維數(shù)據(jù)挖掘技術(shù)研究

2.1 三維矩陣模型

數(shù)據(jù)來源的不同方式具有不同處理特性，特別在數(shù)據(jù)調(diào)研期間，一般數(shù)據(jù)調(diào)研方式分為單選、多選以及排序等形式。傳統(tǒng)的數(shù)據(jù)調(diào)研主要對一條數(shù)據(jù)庫實(shí)施記錄、分析，該處理方式比較困難。而在大數(shù)據(jù)儲存形式下，建立了一種新的數(shù)據(jù)模型，它不僅實(shí)現(xiàn)了較大內(nèi)容，通用性也比較強(qiáng)。如：一般利用向量來表示單選題、多選題，利用矩陣來表示排序題。該數(shù)據(jù)的表現(xiàn)形式一般都利用社會(huì)網(wǎng)絡(luò)中的相關(guān)數(shù)據(jù)實(shí)施的，選題的主要方式多以比較關(guān)鍵性的類別作為代表。如果將已經(jīng)產(chǎn)生的數(shù)據(jù)關(guān)系進(jìn)行轉(zhuǎn)換，在處理以及分析等形式上就要利用映射方式進(jìn)行轉(zhuǎn)換。如傳統(tǒng)數(shù)據(jù)庫與三維矩陣之間的轉(zhuǎn)換模型，該模型主要對比較關(guān)鍵的屬性進(jìn)行處理，在每個(gè)空間維度上都產(chǎn)生多個(gè)空間形式。所以利用傳統(tǒng)數(shù)據(jù)來源，建立三維矩陣模型，能夠?qū)崿F(xiàn)各個(gè)層次元素的有效分析。

2.2 超圖聚類算法

超圖聚類算法是利用原始數(shù)據(jù)之間關(guān)系來表現(xiàn)的，在高維空間中，根據(jù)超圖數(shù)據(jù)集，將圖形實(shí)現(xiàn)劃分方式進(jìn)行優(yōu)化。該方法在三維矩陣中，將圖形進(jìn)行分割算法主要利用HMETIS算法來實(shí)現(xiàn)。該方法是一種超圖算法，能夠?qū)崿F(xiàn)良好的電路設(shè)計(jì)。特別在集成電路設(shè)計(jì)中，HMETIS算法能夠?yàn)閯澐中问綄?shí)現(xiàn)較好的質(zhì)量表達(dá)，并實(shí)現(xiàn)數(shù)據(jù)庫信息的挖掘形式。該算法在實(shí)際運(yùn)算期間，第一步，它需要在粗化階段形成一個(gè)最小超圖，然后在下一級超圖中將頂點(diǎn)進(jìn)行壓縮。第二步，在初始劃分階段，該階段主要對粗化超圖實(shí)現(xiàn)二次劃分，由于要保證時(shí)間與質(zhì)量的影響，所以應(yīng)利用二次方法來實(shí)現(xiàn)。第三步，在遷移優(yōu)化階段，主要的優(yōu)化方式是將超圖進(jìn)行細(xì)分，然后利用投影方式提高細(xì)分質(zhì)量。超圖方法最有效的處理方式就是利用聚類算法來實(shí)現(xiàn)，如Matlab的超圖轉(zhuǎn)化方式、HMETIS軟件包以及HMETIS算法都能實(shí)現(xiàn)聚類的計(jì)算結(jié)果。

2.3 關(guān)聯(lián)規(guī)則的三維矩陣

關(guān)聯(lián)規(guī)則中的三維矩陣是數(shù)據(jù)挖掘中的技術(shù)之一，形成的關(guān)系在屬性以及各個(gè)項(xiàng)目中都不能實(shí)現(xiàn)預(yù)制、隱藏，要保證良好的實(shí)現(xiàn)方式，要利用數(shù)據(jù)庫以及統(tǒng)計(jì)方法作為有效基礎(chǔ)。關(guān)聯(lián)規(guī)則的三維矩陣技術(shù)隨著數(shù)據(jù)的儲存與數(shù)據(jù)不斷發(fā)展，無論在置信度，還是在支持度都得到廣泛應(yīng)用。如：置信度主要對關(guān)聯(lián)規(guī)則中的度數(shù)進(jìn)行衡量，如支持度主要對關(guān)聯(lián)規(guī)則的重要性進(jìn)行衡量。為了使兩者衡量方式能夠滿足用戶需要，一般要保證關(guān)聯(lián)規(guī)則中支持度與置信度的最小數(shù)值。多維數(shù)據(jù)在空間上的表達(dá)形式是一種多維性的儲存模型，它能夠利用偏序關(guān)系之間的映射理念為主要依據(jù)，在復(fù)雜的多維結(jié)構(gòu)上來實(shí)現(xiàn)，從而保證數(shù)據(jù)庫中層次與語義之間的有效表達(dá)。如：在海洋中利用多維數(shù)據(jù)進(jìn)行監(jiān)測，將結(jié)構(gòu)以及不同表達(dá)形式都實(shí)現(xiàn)了重要意義。該多維數(shù)據(jù)模型的表達(dá)實(shí)現(xiàn)了多維空間數(shù)據(jù)表達(dá)，在這種關(guān)系數(shù)據(jù)庫中，能夠滿足多樣化、多維型性的海洋數(shù)據(jù)結(jié)構(gòu)。

3 結(jié)論

隨著能源在各個(gè)應(yīng)用領(lǐng)域的不斷消耗，數(shù)據(jù)成為各個(gè)行業(yè)發(fā)展與創(chuàng)新的主要資源，在社會(huì)行業(yè)建設(shè)中，實(shí)現(xiàn)了大數(shù)據(jù)的豐富與發(fā)展。大數(shù)據(jù)不僅給各個(gè)行業(yè)發(fā)展帶來新的挑戰(zhàn)，還改變了傳統(tǒng)數(shù)據(jù)的處理方式，將數(shù)據(jù)信息轉(zhuǎn)換為真實(shí)、有效的應(yīng)用模式，為實(shí)現(xiàn)市場經(jīng)濟(jì)變化提供較大便利。

參考文獻(xiàn)

[1]璽.基于大數(shù)據(jù)的高維數(shù)據(jù)挖掘研究[J].信息與電腦（理論版），2015，15：114-115.

[2]呂輝.基于大數(shù)據(jù)和高維數(shù)據(jù)的聚類方法的研究與設(shè)計(jì)實(shí)現(xiàn)[D].云南大學(xué)，2015.

[3]趙恒.數(shù)據(jù)挖掘中聚類若干問題研究[D].西安電子科技大學(xué)，2005.

[4]李秋虹.基于MapReduce的大規(guī)模數(shù)據(jù)挖掘技術(shù)研究[D].復(fù)旦大學(xué)，2013.

作者簡介

高夏，男，山東省濟(jì)南市人。山東大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院軟件工程專業(yè)在讀碩士研究生。研究方向?yàn)閿?shù)據(jù)挖掘。