前言:想要寫出一篇引人入勝的文章?我們特意為您整理了談數(shù)字電子技術(shù)實(shí)驗(yàn)教學(xué)改革實(shí)踐范文,希望能給你帶來靈感和參考,敬請閱讀。
摘要:為適應(yīng)新工科背景下對新型人才培養(yǎng)的要求,對數(shù)字電子技術(shù)課程進(jìn)行了持續(xù)而深入的改革。首先,理論教學(xué)將傳統(tǒng)邏輯門與現(xiàn)代FPGA技術(shù)相結(jié)合;其次,實(shí)驗(yàn)平臺由多門相關(guān)課程整合并演進(jìn)到具有高性能的FPGA多功能外設(shè)平臺;再次,自編實(shí)驗(yàn)教材,注重?cái)?shù)字邏輯設(shè)計(jì)的基本方法,實(shí)驗(yàn)內(nèi)容循序漸進(jìn),由易到難,涵蓋工業(yè)界廣泛使用的FPGA常用技術(shù);最后,結(jié)合自行開發(fā)的便攜式FPGA小系統(tǒng),在課程自由實(shí)踐環(huán)節(jié)采取以項(xiàng)目為導(dǎo)向的教學(xué)方式,使不同基礎(chǔ)的學(xué)生都得到足夠的工程能力訓(xùn)練。實(shí)踐結(jié)果表明,此次教學(xué)改革不僅加強(qiáng)了學(xué)生對基礎(chǔ)知識的掌握,還有效提高了學(xué)生綜合工程設(shè)計(jì)能力和創(chuàng)新能力。
關(guān)鍵詞:新工科建設(shè);數(shù)字電子技術(shù);課程改革;FPGA技術(shù)
數(shù)字電子技術(shù)課程在新工科建設(shè)背景下必然是電子信息,通信工程和自動化等信息類工科專業(yè)建設(shè)的重要內(nèi)容之一[1,2]。然而,由于存在工科基礎(chǔ)弱和生源主要來自少數(shù)民族地區(qū)的客觀情況,民族高校的數(shù)字電子技術(shù)課程改革難以直接照搬其它高校在理論課改革和實(shí)驗(yàn)課改革的成功經(jīng)驗(yàn)[3]。對工科專業(yè)基礎(chǔ)課程而言,僅掌握理論知識是遠(yuǎn)遠(yuǎn)不夠,還必須重點(diǎn)訓(xùn)練將理論知識在實(shí)踐中應(yīng)用的能力,并在實(shí)際應(yīng)用中再體會,消化,最終轉(zhuǎn)化為分析和解決實(shí)際問題的能力[4,5]。若實(shí)驗(yàn)平臺和實(shí)驗(yàn)內(nèi)容不合適,則課程改革難以達(dá)到預(yù)期目的。因此,實(shí)驗(yàn)教學(xué)改革是數(shù)字電子技術(shù)課程改革的關(guān)鍵。基于此,本文主要對實(shí)驗(yàn)教學(xué)改革進(jìn)行討論,詳細(xì)的實(shí)驗(yàn)課程改革如下:
1實(shí)驗(yàn)平臺改革
實(shí)驗(yàn)改革主要包括實(shí)驗(yàn)平臺的選擇和實(shí)驗(yàn)內(nèi)容的設(shè)計(jì),以達(dá)到循序漸進(jìn)地培養(yǎng)學(xué)生分析、解決和設(shè)計(jì)實(shí)際工程問題的能力。為配合課程改革,我們設(shè)計(jì)了基于FPGA的實(shí)驗(yàn)平臺,同時(shí)該平臺也能滿足傳統(tǒng)邏輯門實(shí)驗(yàn)。若進(jìn)行FPGA實(shí)驗(yàn),電路設(shè)計(jì)在電腦上用軟件編程或原理圖完成,下載驗(yàn)證時(shí)只需連接少量輸入輸出線即可。因成本低,操作方便,本實(shí)驗(yàn)箱在2015年首屆湖北省高等學(xué)校自制實(shí)驗(yàn)教學(xué)儀器設(shè)備評選活動中獲得優(yōu)秀獎。從2013和2014級的實(shí)驗(yàn)教學(xué)情況來看,該實(shí)驗(yàn)箱完全能夠滿足新版教學(xué)計(jì)劃對數(shù)字電子技術(shù)實(shí)驗(yàn)教學(xué)的要求。為提高實(shí)驗(yàn)室的利用率,2015年學(xué)校實(shí)驗(yàn)中心設(shè)計(jì)開發(fā)了一款基于DE1-SOC開發(fā)板為核心的數(shù)字系統(tǒng)綜合實(shí)驗(yàn)平臺。除DE1-SOC本身的資源外,底板還增加了大量資源,以方便少量傳統(tǒng)數(shù)字電路實(shí)驗(yàn)教學(xué)。該實(shí)驗(yàn)平臺高性能的FPGA和多功能外設(shè),為數(shù)字電子技術(shù)實(shí)驗(yàn)提供了有力的支撐。
2基礎(chǔ)實(shí)驗(yàn)內(nèi)容設(shè)計(jì)
實(shí)驗(yàn)一共18個(gè)學(xué)時(shí),6個(gè)實(shí)驗(yàn),其中實(shí)驗(yàn)1、2采用傳統(tǒng)門電路設(shè)計(jì);實(shí)驗(yàn)3,4,5,6采用FPGA設(shè)計(jì)。雖然總學(xué)時(shí)不多,由于使用效率更高的FPGA平臺,相比傳統(tǒng)實(shí)驗(yàn)箱,新實(shí)驗(yàn)內(nèi)容反而更加充實(shí)和實(shí)用。實(shí)驗(yàn)一是邏輯門電氣特性測試與SSI設(shè)計(jì),其中邏輯門測試完成對74LS邏輯門輸入輸出電平,電壓傳輸特性測試以及用與非門實(shí)現(xiàn)其他邏輯門,最后采用74LS00和74LS10設(shè)計(jì)三人多數(shù)表決器。實(shí)驗(yàn)二為MSI設(shè)計(jì),一共3個(gè)內(nèi)容,分別為采用74LS38譯碼器設(shè)計(jì)具有報(bào)警功能的電子密碼鎖,采用74HC151數(shù)據(jù)選擇器設(shè)計(jì)多路開關(guān)控制燈和采用加法器74LS283實(shí)現(xiàn)8421碼與余3碼的雙向轉(zhuǎn)換。實(shí)驗(yàn)三為Quartus軟件的使用。其目的在于讓學(xué)生掌握基于Quartus的數(shù)字邏輯電路設(shè)計(jì)的基本流程和關(guān)鍵步驟。本實(shí)驗(yàn)內(nèi)容包括:1)基于原理圖設(shè)計(jì)的三人多數(shù)表決器;實(shí)驗(yàn)給出詳細(xì)步驟。2)基于VerilogHDL語言的產(chǎn)品等級檢測電路;工程設(shè)置,編譯和下載步驟與第1個(gè)內(nèi)容完全一致,省掉這些重復(fù)內(nèi)容,重點(diǎn)介紹基于新建文本源文件和基于文本的管腳指定方法。3)電子密碼鎖,重點(diǎn)給出功能仿真的詳細(xì)步驟。實(shí)驗(yàn)四是基于FPGA的組合邏輯電路設(shè)計(jì),其目的是掌握常用組合邏輯電路的行為描述。本實(shí)驗(yàn)的具體內(nèi)容為:1)獨(dú)立按鍵編碼及顯示電路。2)采用VerilogHDL語言設(shè)計(jì)顯示譯碼器。本實(shí)驗(yàn)可以加強(qiáng)學(xué)生對7段顯示譯碼器邏輯功能的理解,鞏固對Verilog行為描述中case語句的掌握。3)采用混合設(shè)計(jì)方式設(shè)計(jì)兩路4比特加法及結(jié)果顯示電路。實(shí)驗(yàn)五為基于FPGA的時(shí)序邏輯電路設(shè)計(jì)。本實(shí)驗(yàn)包含的3個(gè)內(nèi)容分別為:1)設(shè)計(jì)分頻器,實(shí)現(xiàn)將50MHz的高頻時(shí)鐘分頻到2Hz的低頻時(shí)鐘;訓(xùn)練學(xué)生掌握基于Verilog語言設(shè)計(jì)計(jì)數(shù)器或分頻器的基本方法。2)利用內(nèi)容1)設(shè)計(jì)的2Hz時(shí)鐘作為工作時(shí)鐘,設(shè)計(jì)一個(gè)5節(jié)拍的順序脈沖發(fā)生器;并顯示時(shí)鐘節(jié)拍數(shù)。3)設(shè)計(jì)可變計(jì)數(shù)器,其目的是訓(xùn)練學(xué)生對計(jì)數(shù)器設(shè)計(jì)方法的掌握,計(jì)數(shù)器可采用原理圖或硬件描述語言實(shí)現(xiàn)。實(shí)驗(yàn)六為555定時(shí)器應(yīng)用與秒表。第1部分為傳統(tǒng)的555定時(shí)器的基本應(yīng)用,包括施密特觸發(fā)器,單穩(wěn)觸發(fā)器和多諧振蕩器。第2部分為基于FPGA的多功能秒表設(shè)計(jì)。具體要求為:能夠最大計(jì)時(shí)到15分鐘,具有暫停,復(fù)位,加計(jì)時(shí)和倒計(jì)時(shí)功能。學(xué)生需要提前設(shè)好秒表的代碼,進(jìn)實(shí)驗(yàn)室完成調(diào)試、修改和最終驗(yàn)證。上述實(shí)驗(yàn)兼顧傳統(tǒng)與現(xiàn)代數(shù)字邏輯電路設(shè)計(jì)方法,實(shí)驗(yàn)內(nèi)容由易到難,循序漸進(jìn),易于學(xué)生理解掌握,又能訓(xùn)練學(xué)生的工程綜合能力。
3課程項(xiàng)目實(shí)踐
課內(nèi)基本實(shí)驗(yàn)主要訓(xùn)練邏輯電路的FPGA實(shí)現(xiàn)技術(shù),其綜合應(yīng)用相對來說還是偏少。為適應(yīng)新工科背景下的課程建設(shè)的要求,進(jìn)一步提高學(xué)生的工程能力和創(chuàng)新水平,從2017年開始,我院的數(shù)字電子技術(shù)課程增加了綜合實(shí)踐項(xiàng)目。為方便綜合實(shí)踐項(xiàng)目的開展,我們還設(shè)計(jì)了一款便攜式FPGA開發(fā)板。其核心為2012年校實(shí)驗(yàn)技改項(xiàng)目設(shè)計(jì)的4層FPGA核心板,底板上設(shè)計(jì)了一個(gè)4位一體的數(shù)碼管,8個(gè)撥碼開關(guān),8個(gè)發(fā)光二極管,USB供電接口,8位ADC,8位DAC和溫度傳感器DS18B20等。學(xué)院一共做了120套便攜式FPGA開發(fā)板,并配置了USB-Blaster下載器。在數(shù)字電子技術(shù)課內(nèi)實(shí)驗(yàn)做完后,學(xué)生分批到學(xué)院登記借用,進(jìn)行課程項(xiàng)目實(shí)踐。實(shí)踐項(xiàng)目有:數(shù)字電壓表,低頻數(shù)字頻率計(jì),數(shù)字溫度計(jì),DDS信號發(fā)生器,數(shù)字頻率計(jì),PWM信號發(fā)生器等。學(xué)生選題不局限于這些內(nèi)容,也可自主選題。在整個(gè)設(shè)計(jì)和制作階段,學(xué)生可咨詢老師或高年級學(xué)長。考慮到不同學(xué)生的差異性,自由實(shí)踐環(huán)節(jié)為1個(gè)月時(shí)間,基礎(chǔ)較好的同學(xué)一般能夠在2周內(nèi)完成,基礎(chǔ)差一些的同學(xué)也能在1個(gè)月內(nèi)完成。由于具有很強(qiáng)的開放性,自由項(xiàng)目實(shí)踐在學(xué)生自主學(xué)習(xí)能力、查閱文獻(xiàn)的能力和綜合工程設(shè)計(jì)能力的培養(yǎng)方面起到了重要作用。從近年來的結(jié)果看,這種項(xiàng)目實(shí)踐對學(xué)生綜合電子設(shè)計(jì)能力的提升起到了很好的作用。通過這些項(xiàng)目的鍛煉,激發(fā)了學(xué)生對專業(yè)的興趣,并通過后續(xù)持續(xù)的學(xué)習(xí)鍛煉,我院學(xué)生在近5年全國電子設(shè)計(jì)大賽,智能車競賽中獲得國家級獎勵(lì)20多項(xiàng)和省級獎勵(lì)60多項(xiàng),畢業(yè)生專業(yè)能力和綜合素質(zhì)也得到廣大用人單位的肯定。
4結(jié)束語
本文探討了在新工科背景下,數(shù)字電子技術(shù)課程改革實(shí)踐,重點(diǎn)給出了實(shí)驗(yàn)平臺改革,實(shí)驗(yàn)內(nèi)容設(shè)計(jì)和課程項(xiàng)目實(shí)踐。在整個(gè)課程改革中,一直堅(jiān)持持續(xù)改進(jìn)的理念,根據(jù)理論和實(shí)驗(yàn)教學(xué)反饋情況,每年對實(shí)驗(yàn)內(nèi)容和實(shí)踐項(xiàng)目進(jìn)行修訂,逐步完善。通過這些改革,極大地提升了學(xué)生對專業(yè)的學(xué)習(xí)興趣和工程實(shí)踐能力。這些經(jīng)驗(yàn)對廣大的普通高等學(xué)校的電子類課程改革具有一定的借鑒意義。
參考文獻(xiàn)
[1]董玉冰,李明晶.新工科背景下混合式創(chuàng)新教學(xué)在數(shù)字電子課程中的應(yīng)用探索[J].長春大學(xué)學(xué)報(bào)(自然科學(xué)版),2017,27(5):117-120.
[2]張秀再,裴曉芳,趙益波,等.新形勢下“數(shù)字電路”課程教學(xué)改革探索[J].電氣電子教學(xué)學(xué)報(bào),2018,40(6):43-46.
[3]陸冰,魏蕓,閭燕,等.“數(shù)字電子技術(shù)”課程教學(xué)改革的實(shí)踐[J].電氣電子教學(xué)學(xué)報(bào),2013,35(4):46-47.
[4]吳淮,吉家成,米源."以賽促學(xué)"的實(shí)驗(yàn)教學(xué)模式探索與設(shè)計(jì)[J].實(shí)驗(yàn)科學(xué)與技術(shù),2019,17(2):86-88.
[5]楊晶晶,慕曉剛,劉延飛.基于CKDI的“數(shù)字電子技術(shù)”課程實(shí)踐教學(xué)改革[J].電氣電子教學(xué)學(xué)報(bào),2018,40(6):148-150.
作者:饒文貴 王勤 朱正平 陳錕 單位:中南民族大學(xué)