計(jì)算機(jī)組成原理課程實(shí)驗(yàn)教學(xué)改革

前言：想要寫出一篇引人入勝的文章？我們特意為您整理了計(jì)算機(jī)組成原理課程實(shí)驗(yàn)教學(xué)改革范文，希望能給你帶來(lái)靈感和參考，敬請(qǐng)閱讀。

摘要：目前《計(jì)算機(jī)組成原理》的實(shí)驗(yàn)內(nèi)容存在與課程定位目標(biāo)相悖的問(wèn)題，一味追求實(shí)驗(yàn)內(nèi)容的復(fù)雜性，而忽視了計(jì)算機(jī)組成原理實(shí)驗(yàn)教學(xué)的完整性和概念性。針對(duì)上述問(wèn)題，本文對(duì)《計(jì)算機(jī)組成原理》的實(shí)驗(yàn)內(nèi)容的改革問(wèn)題進(jìn)行了探討。

關(guān)鍵詞：計(jì)算機(jī)組成原理；教學(xué)實(shí)驗(yàn)改革

1實(shí)驗(yàn)教學(xué)存在的問(wèn)題

《計(jì)算機(jī)組成原理》是計(jì)算機(jī)科學(xué)與技術(shù)的專業(yè)一門重要的基礎(chǔ)課[1]。理解計(jì)算機(jī)組成原理會(huì)使學(xué)生能夠更好地學(xué)習(xí)計(jì)算機(jī)科學(xué)的其他課程。本課程的目標(biāo)是理解和掌握馮諾依曼結(jié)構(gòu)機(jī)器的基本構(gòu)成原理和基本觀念，理解總線、接口、Cache和指令系統(tǒng)是如何決定計(jì)算機(jī)系統(tǒng)的性能。要求學(xué)生對(duì)計(jì)算機(jī)的五大部件有完整清晰的認(rèn)識(shí)，了解硬件結(jié)構(gòu)和對(duì)硬件具有一定的分析和設(shè)計(jì)能力。課程性質(zhì)偏向于概念性。學(xué)生通過(guò)學(xué)習(xí)能夠清楚地認(rèn)識(shí)到硬件和軟件在計(jì)算機(jī)系統(tǒng)中的地位和作用以及它們之間的相互依存關(guān)系。然而目前的計(jì)算機(jī)組成原理的實(shí)驗(yàn)教學(xué)內(nèi)容混淆了課程性質(zhì)，用專業(yè)課的實(shí)驗(yàn)要求取代了基礎(chǔ)課的實(shí)驗(yàn)要求，一味追求實(shí)驗(yàn)內(nèi)容的復(fù)雜性，比如讓學(xué)生去設(shè)計(jì)流水技術(shù)，甚至解決競(jìng)爭(zhēng)問(wèn)題。學(xué)習(xí)計(jì)算機(jī)組成原理課程的學(xué)生還處于低年級(jí)階段，并不具備計(jì)算機(jī)系統(tǒng)的完整知識(shí)和設(shè)計(jì)技能，讓學(xué)生去解決實(shí)際的復(fù)雜問(wèn)題，違反了基礎(chǔ)與專業(yè)循序漸進(jìn)的教學(xué)原則[2-3]。因此，本文針對(duì)上述問(wèn)題，將《計(jì)算機(jī)組成原理》的實(shí)驗(yàn)教學(xué)的側(cè)重點(diǎn)放在教學(xué)內(nèi)容的完整實(shí)現(xiàn)上，循序漸進(jìn)提升學(xué)生的硬件及軟件設(shè)計(jì)能力，為后續(xù)相關(guān)課程的學(xué)習(xí)打下堅(jiān)實(shí)的基礎(chǔ)。目前很多院校為了培養(yǎng)學(xué)生綜合能力，基于EDA技術(shù)，使用QuartusII軟件進(jìn)行計(jì)算機(jī)組成原理的實(shí)驗(yàn)[4]。QuartusII是Altera提供的FPGA/CPLD開(kāi)發(fā)集成環(huán)境。該集成環(huán)境完全支持VHDL等硬件描述語(yǔ)言[4-5]。隨著越來(lái)越多的高校使用FPGA方案來(lái)開(kāi)展計(jì)算機(jī)組成原理實(shí)驗(yàn)，采用這種方案進(jìn)行實(shí)驗(yàn)教學(xué)的弊端也逐漸呈現(xiàn)出來(lái)：（1）如果希望在計(jì)算機(jī)組成原理課程中開(kāi)展FPGA設(shè)計(jì)實(shí)驗(yàn)，就必須在本課程前安排學(xué)習(xí)《VHDL/VerilogHDL語(yǔ)言程序設(shè)計(jì)》這門課，然而對(duì)計(jì)算機(jī)專業(yè)來(lái)說(shuō)，這門課不宜安排在低年級(jí)。（2）FPGA使用硬件邏輯語(yǔ)言將電路進(jìn)行描述并寫進(jìn)芯片，學(xué)生無(wú)法對(duì)計(jì)算機(jī)組成電路產(chǎn)生直觀性的認(rèn)識(shí)，因此它不適合做基礎(chǔ)認(rèn)識(shí)性實(shí)驗(yàn)。（3）FPGA的電路調(diào)試是非常困難的，而學(xué)生設(shè)計(jì)的程序是否正確，其調(diào)試又要靠硬件電路的正確性來(lái)保障。如果預(yù)先加入調(diào)試電路，給定調(diào)試程序，那么勢(shì)必限制學(xué)生的設(shè)計(jì)，這樣做實(shí)際就變成了驗(yàn)證性的實(shí)驗(yàn)。（4）學(xué)習(xí)計(jì)算機(jī)組成原理的學(xué)生還在低年級(jí)階段，設(shè)計(jì)真正的CPU和計(jì)算機(jī)系統(tǒng)對(duì)大部分學(xué)生來(lái)說(shuō)，是非常有難度的。因此，實(shí)驗(yàn)教學(xué)不是僅僅靠使用FPGA就能解決的。

2實(shí)驗(yàn)教學(xué)方案的設(shè)計(jì)

針對(duì)以上問(wèn)題，本文采用FPGA與基礎(chǔ)實(shí)驗(yàn)電路相結(jié)合的實(shí)驗(yàn)教學(xué)方式。首先通過(guò)基礎(chǔ)實(shí)驗(yàn)電路來(lái)學(xué)習(xí)和掌握計(jì)算機(jī)組成和工作的基本原理。這些實(shí)驗(yàn)放在相應(yīng)的理論內(nèi)容結(jié)束之后的實(shí)驗(yàn)課中完成，作為計(jì)算機(jī)組成原理課堂教學(xué)的一個(gè)重要補(bǔ)充。在此基礎(chǔ)上，使用FPGA實(shí)現(xiàn)各部件電路，并將FPGA實(shí)現(xiàn)的電路代入到基礎(chǔ)電路平臺(tái)中，取代平臺(tái)上某個(gè)基礎(chǔ)部件，以實(shí)現(xiàn)所設(shè)計(jì)的該部件電路的調(diào)試。各部件電路調(diào)試成功后，再將各局部電路連接成整機(jī)，完成整機(jī)的調(diào)試。這種采用FPGA與基礎(chǔ)實(shí)驗(yàn)電路平臺(tái)相結(jié)合的方法，是循序漸進(jìn)提升學(xué)生設(shè)計(jì)模型計(jì)算機(jī)能力的最有利的方法。在實(shí)驗(yàn)中，要求學(xué)生設(shè)計(jì)一個(gè)具有少量指令(如5條)的8位模型計(jì)算機(jī)。軟件上，學(xué)生需要設(shè)計(jì)所有的程序和微程序；硬件上，在電路結(jié)構(gòu)開(kāi)放的基礎(chǔ)上，學(xué)生自己操作各信號(hào)線。該設(shè)計(jì)過(guò)程包括通過(guò)內(nèi)部總線連接各功能單元模塊構(gòu)成數(shù)據(jù)通路，用微指令設(shè)計(jì)計(jì)算機(jī)指令系統(tǒng)。學(xué)生在該模型計(jì)算機(jī)設(shè)計(jì)過(guò)程中要經(jīng)歷總體結(jié)構(gòu)方案設(shè)計(jì)、指令系統(tǒng)設(shè)計(jì)包括指令格式和尋址方式、控制器的選擇、編寫微程序等過(guò)程。還需詳細(xì)說(shuō)明部件中數(shù)據(jù)和控制信號(hào)的來(lái)源、去向、功能、時(shí)序。模型計(jì)算機(jī)設(shè)計(jì)完成后，學(xué)生將更加深刻地掌握模型計(jì)算機(jī)特別是CPU的基本工作原理。采用FPGA與基礎(chǔ)實(shí)驗(yàn)電路相結(jié)合的實(shí)驗(yàn)教學(xué)方式使學(xué)生們對(duì)運(yùn)算器、控制器、存儲(chǔ)器以及輸入輸出各個(gè)模塊的內(nèi)部結(jié)構(gòu)有了更深入的了解，鍛煉了學(xué)生的實(shí)驗(yàn)動(dòng)手能力，也培養(yǎng)了他們認(rèn)真的科學(xué)態(tài)度和團(tuán)隊(duì)合作精神。比如有一組同學(xué)在剛做計(jì)算機(jī)組成原理實(shí)驗(yàn)的時(shí)候，由于粗心大意沒(méi)有正確地設(shè)置開(kāi)關(guān)和連好導(dǎo)線，導(dǎo)致存入的數(shù)據(jù)不正確。然后整組同學(xué)一起討論避免連線出錯(cuò)的方法，最后通過(guò)在接線圖上將已經(jīng)連接好的部分作記號(hào)的方法來(lái)避免出錯(cuò)。改進(jìn)的過(guò)程中不僅增進(jìn)了同學(xué)之間的交流互動(dòng)，還培養(yǎng)了認(rèn)真做事的態(tài)度。在試驗(yàn)成績(jī)?cè)u(píng)定方面，根據(jù)實(shí)驗(yàn)內(nèi)容的難易程度，5個(gè)實(shí)驗(yàn)的分值比例分別設(shè)置為15%、15%、15%、15%和40%。為了積極提高學(xué)生的學(xué)習(xí)興趣，還將硬件設(shè)計(jì)大賽與課程教學(xué)相結(jié)合，鼓勵(lì)學(xué)生根據(jù)自己參賽的題目制定自己綜合實(shí)驗(yàn)的內(nèi)容。根據(jù)該方案進(jìn)行實(shí)驗(yàn)改革以來(lái)，大部分同學(xué)糾正了以前厭學(xué)的態(tài)度，樹(shù)立了學(xué)習(xí)的信心，動(dòng)手能力與之前相比大幅提高。遲到早退的現(xiàn)象也消失了，學(xué)生能夠主動(dòng)參與實(shí)驗(yàn)并認(rèn)真完成。在實(shí)驗(yàn)中通過(guò)認(rèn)真思考，自行設(shè)計(jì)實(shí)驗(yàn)方案并記錄分析數(shù)據(jù)，加深了對(duì)理論知識(shí)的理解。在掌握知識(shí)的同時(shí)，還增強(qiáng)了克服困難的信心。實(shí)驗(yàn)成果反饋如表1。

3結(jié)束語(yǔ)

計(jì)算機(jī)組成原理實(shí)驗(yàn)教學(xué)不應(yīng)該一味追求實(shí)驗(yàn)內(nèi)容的復(fù)雜性，應(yīng)該側(cè)重計(jì)算機(jī)模型的完整性和概念性。針對(duì)目前計(jì)算機(jī)組成原理實(shí)驗(yàn)教學(xué)中存在的問(wèn)題，本文設(shè)計(jì)了FPGA與基礎(chǔ)實(shí)驗(yàn)電路相結(jié)合的實(shí)驗(yàn)教學(xué)方式。該方案激發(fā)了學(xué)生的學(xué)習(xí)興趣，增強(qiáng)學(xué)生開(kāi)發(fā)復(fù)雜計(jì)算機(jī)系統(tǒng)的實(shí)踐技能，提高了學(xué)生對(duì)多門核心專業(yè)課程融會(huì)貫通的能力，實(shí)現(xiàn)了培養(yǎng)學(xué)生綜合能力的目的。

參考文獻(xiàn)

[1]孫學(xué)梅.計(jì)算機(jī)組成原理課程教學(xué)改革探索.課程教育研究,2018(34):236

[2]劉向舉.關(guān)于提高計(jì)算機(jī)專業(yè)核心專業(yè)課程教學(xué)效果的探討—以計(jì)算機(jī)組成原理課程為例.計(jì)算機(jī)教育,2019(01):5-8

[3]工程教育專業(yè)認(rèn)證標(biāo)準(zhǔn)（試行）（含通用標(biāo)準(zhǔn)和補(bǔ)充標(biāo),see.bit.edu.cn/upioadf

[4]羅苑堂.CPLD/FPGA常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講.北京:電子工業(yè)出版社,2007

[5]吳繼華,王誠(chéng).AlteraFPGA/CPLD設(shè)計(jì)(基礎(chǔ)篇).北京:人民郵電出版社,2005

作者：吳旭 單位：廣西大學(xué)計(jì)算機(jī)學(xué)院計(jì)科系